por Internet Archive Reserva Imágenes
Un LNA de banda ancha para los receptores UWB modificada usando método de superposición Derivado
I. INTRODUCCIÓN
El desarrollo de los sistemas de comunicaciones inalámbricas de alta velocidad aumentan paulatinamente la solicitud en los dispositivos de RF de bajo coste integrados con ancho de banda multi-GHz que operan en el consumo de energía y el suministro de voltaje más bajo. De banda ultra ancha (IEEE 802.15.3a) aparece como una nueva tecnología capaz de altas velocidades de transferencia de datos (hasta 1 Gb / s) dentro de distancias cortas (10 m) a baja potencia. Esta tecnología utiliza para alguna aplicación tales como redes de área personal inalámbricas (WPAN), proporcionando un entorno para la transmisión de audio, vídeo y otros datos de gran ancho de banda. Uno de los planteamientos que se ha propuesto la utilización del espectro de 3.1-10.6-GHz asignada para sistemas UWB, utiliza división de frecuencia ortogonal Multiplexin modulación OFDM con 14 sub-bandas de lo que ocupa un ancho de banda 528-MHz y un esquema de salto de frecuencia rápido [ 1]. En OFDM, los requencies f sub-portadoras son perpendiculares entre sí. Este método elimina la diafonía entre los sub-canales y en consecuencia bandas de guarda entre operadores no son necesarios. Aunque la norma no se ha perfeccionado, un front-end de banda ancha LNA es absolutamente necesario, independientemente de la arquitectura del receptor. El amplificador debe cumplir una serie de requisitos, por ejemplo para interactuar con el filtro de preselección y la antena, la impedancia de entrada del amplificador debe estar cerca de 50 sobre la banda UWB deseada. Sin embargo, con el aumento de suficiente ancho de banda ancha para overtop el ruido de un mezclador, baja figura de ruido para mejorar la sensibilidad del receptor, bajo consumo de energía para aumentar la duración de la batería, área del troquel pequeña para reducir el costo, la estabilidad incondicional y una buena linealidad son parámetros importantes. Existe una estrecha compromiso entre ellos. En general, mediante la mejora de uno de ellos, los otros están en ruinas.
II. etapa de entrada
De compuerta común y configuraciones Cascode dos tipos de métodos generalmente utilizados para diseñar la etapa de entrada del LNA en los circuitos CMOS, mientras que la estructura de compuerta común y Cascode proporcionan una amplia banda de entrada y de banda estrecha a juego, respectivamente. Sin embargo Etapa-Puerta Común tiene una figura intrínsecamente gran ruido en función del Cascode escenario y las técnicas de cancelación de ruido deben ser utilizados.
Sin embargo, la impedancia de entrada se establece por sesgo y relación W / L. De hecho, esta estructura considera un grado de libertad para la transconductancia del transistor y también al elegir una carga adecuada (una buena combinación de inductor y capacitores considerando el efecto de la capacitancia y el cuerpo parásitos), proporciona una entrada de banda ancha disponible. Esta carga debe ser proporcional a r_ds1. Dado que gm cambia, la impedancia de entrada y el ancho de banda coincidente son aproximadamente iguales al f_T del dispositivo.
La capacitancia parásita del transistor C_gs comienza a jugar un papel cuando la frecuencia de operación comienza a subir. En la aplicación de banda estrecha, se añade un inductor de la derivación en la etapa de entrada para resonar con C_gsto mejorar la adaptación de impedancia a la frecuencia deseada. Sin embargo en la mayoría de aplicaciones de banda estrecha CMOS, LNA cascodo con la degeneración inductivo es preferible, pero para aislar a partir de la entrada a la salida y omitiendo de la trayectoria C_gd, el Common-Gate LNA realiza mejor aislamiento inverso y la estabilidad frente a Common-Fuente LNA.
III. DISEÑO Y ANÁLISIS DE CIRCUITOS
El LNA de banda ancha propuesto se muestra en la Fig. 1. Se compone de una etapa de entrada y una etapa de fuente común. Tabla 1 muestra los valores de cálculo de la CMOS LNA propuesto. Un fuera de chip sesgo-T proporciona la polarización de la compuerta de M_3 y la trayectoria de corriente DC de M_1. El inductor serie L_4 resuena aún más con la entrada de pasarela capacitancia fuente de M_3, resultando en un mayor ancho de banda y algunos de pico residual en la respuesta de frecuencia [17]. Las capacidades parásitas de M_2
Higo. 1. LNA propuesta de cancelación de ruido de banda ancha
TABLA I
VALORES DE DISEÑO DEL PROYECTO DE LNA CMOS
L_entrada 4nH (W / L) 3 135 / 0.18
L_0 0.5nH (W / L) 4 37.5 / 0.18
L_1 4.5nH (W / L) 5 45 / 0.18
L_2 2.5nH C IN, C_ (hacia fuera,) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
y crea un M_3 estructura de la escalera LC con inductor L_0. El DC resistencias de carga y R_1 R_2 se combinan con un pico de derivación inductores L_1 y L_2, respectivamente, para extender el ancho de banda del circuito de manera efectiva [10]. El inductor L_2 serie de pico también resuenan con el total de las capacidades parásitas C_d2 y C_d3 en el desagüe de M_2 y M_3. Dado que la resistencia de carga, R_3, se añade para reducir el factor Q de L_3 de ganancia plana. La longitud mínima del canal de 0.18μm se considera para todos los transistores en el circuito propuesto para reducir al mínimo las capacidades parásitas y mejorar el desempeño de frecuencia. La etapa fuente común se extiende el ancho de banda, proporciona un mejor aislamiento y aumenta la ganancia de frecuencia. De hecho, la etapa de entrada y la ganancia de soporte etapa fuente común ganancia de potencia de baja frecuencia y la potencia de alta frecuencia, respectivamente. La combinación de ambas respuestas de frecuencia conduce a una ganancia de potencia de banda ancha. Transistor M5 también ayuda fase fuente común para aumentar la ganancia y la frecuencia suave. Higo. 2 muestra el efecto de M5 en el parámetro S21.
Higo. 2 El efecto de M5 en el parámetro S21
En la Fig. 3 se investigan los efectos de M1 como etapa de entrada. El parámetro NF y S11 simulada se compara con el caso de M1 se pone en OFF. Existe una estrecha compromiso entre NF y S11. Cuando M_1 está activado, el NF se incrementa y el parámetro S21 se reduce con la misma disipación de potencia y un ancho de banda similar, pero por el contrario se logrará un juego de entrada aceptable. concentración adicional debe ser dada a las características acústicas de la estructura de compuerta común en la etapa de entrada, aunque el transistor M_1 proporciona un juego de banda ancha, tiene una figura intrínsecamente gran ruido.
Higo. 3. figura de ruido simulado y aislamiento de entrada con M1 en ON y OFF.
Con el fin de investigar el rendimiento de ruido, se utiliza el modelo de ruido transistor MOS con el ruido térmico canal. Como se muestra en Fig.4, dejando de lado los ruidos de la puerta y el parpadeo y suponiendo un complemento perfecto en este análisis, el PSD del ruido térmico canal (i_ (n, d) ^ 2) ̅ se da como
(I_ (n, d) ^ 2) ̅ =? F = 4KTγg_do 4KT γ / α g_m? F (1)
Donde es la constante de Boltzmann, es la temperatura absoluta en Kelvin, γ es el coeficiente de ruido térmico del canal del transistor MOS, α se define como la relación de la transconductancia g_y la conductancia de drenaje de polarización cero g_ds y es el ancho de banda sobre el cual la figura de ruido se mide respectivamente.
Las siguientes ecuaciones describen la figura de ruido por R_1, M_1, M_2 y M_3 que contribuyan a la figura de ruido global [1]
Higo. 4. Principio del esquema de ruido
Si se establece la condición (2) se omite el ruido de M_1 [1].
g_m2 R_1 = g_m3 R_S (2)
Las siguientes ecuaciones describen la figura de ruido por R_1, M_2 y M_3 que contribuyan a la figura de ruido global.
F_R1 = (4KT 〖〗 ^ R_1 g_m2 2) / (KTR_s (g_m3 + 〖〗 g_m2 R _1 / R_S) ^ 2) = R_S / R_1 (3)
F_M2 = (4KTγ / αg_m2) / (KTR_s 〖(g_m3 + g_1m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = γ / α 1 / (g_m2 R_1) F_R1 (4)
F_M3 = (4KTγ / α g_m3) / (KTR_s 〖(g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = (4γ / α) / (R 〖〗 g_m3 _s 〖(1 + R_S g_m1) 〗 ^ 2) (5)
De este modo, la cifra total de ruido se puede aproximar como (6)
F_total = R_S / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (R 〖〗 g_m3 _s 〖(1 + R_S g_m1)〗 ^ 2) (6)
RESULTADO IV.SIMULATION
El circuito se simuló con la biblioteca de software de TSMC 0.18μm HSPICE. Todas las simulaciones se realizan considerando los terminales de entrada y de salida 50Ω. En Fig.5 (a) obtener poder y revertir el aislamiento del LNA son simuladas. La potencia media de ganancia es de aproximadamente 14.5 0.7 con dB dB ondulación en todo el rango de frecuencias. El aislamiento inversa es menor de -35dB. Fig.5 (b) muestra el aislamiento de la figura de ruido, entrada y salida. El NF es menor que 2.9 dB, S11 es inferior a-14.8db y S22 es de aproximadamente menos de -10dB.
(B)
Higo. 5. (A) la ganancia de potencia simulada y el aislamiento inversa (b) Figura de ruido simulado, el aislamiento de entrada y salida de aislamiento
La “Fig.6” muestra el IIP3 del circuito frente a la frecuencia.
Higo. 7. Medido IIP3 frente a la frecuencia
Los resultados de este trabajo se muestran en la “TABLA II” y se comparan con los CMOS LNA publicados recientemente.
TABLA RESUMEN DE RENDIMIENTO 2
VI. CONCLUSIÓN
En este trabajo se presenta un nuevo diseño de una estructura de UWB LNA basado en una tecnología estándar RFCMOS. coincidente de entrada satisfactorio y rendimiento de ruido se obtienen después con respecto a las soluciones de compromiso entre la impedancia de entrada de la etapa de compuerta común y su. nivel de ruido. La figura de ruido medido es inferior a 2.9 dB sobre 3.1 10.6-GHz. Una ganancia plana Cabe mencionar en todo el diseño de LNA y la ganancia de potencia simulada es 14.5 0.7 ± dB.
Referencias
[1] Chih-Fan Liao y Shen-Iuan Liu, ”Un LNA CMOS de banda ancha con cancelación de ruido para receptores UWB de 3.1-10.6 GHz” REVISTA IEEE DE CIRCUITOS DE ESTADO SÓLIDO, VOL. 42, NO. 2 DE FEBRERO DE 2007
[2] Kuang-Chi He, Ming-Tsung Li, Chen-Ming Li y Jenn-Hwan Tarng, amplificador de bajo ruido con retroalimentación RC en paralelo para aplicaciones UWB TRANSACCIONES IEEE EN CIRCUITOS Y SISTEMAS – II: RESUMEN EXPRESO, VOL. 57, NO. 8 DE AGOSTO DE 2010
[3] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung y Chia-Min Chen ”An Inductor-Coupling
Amplificador de bajo ruido CMOS resonante para sistema de banda ultraancha de 3.1-10.6 GHz ”© 2009 IEEE
[4] Yang Lu, Kiat Seng Yeo, Alper Cabuk, Jianguo Ma, Manh Anh Do y Zhenghao Lu ”Un novedoso diseño de amplificador CMOS de bajo ruido para receptores inalámbricos de banda ultraancha de 3.1 a 10.6 GHz” TRANSACCIONES IEEE ACTIVADAS CIRCUITOS Y SISTEMAS – I: PAPELES ORDINARIOS, VOL. 53, NO. 8 DE AGOSTO DE 2006
[5] Ali Mirvakili, Mohammad Yavari, Farshid Raissi ”Un LNA lineal reutilizado de corriente para receptores UWB de 1-10.6 GHz” IEICE Electronics Express, Vol.5, No.21,908-914
[6] S. Stroh, “Ultra-wideband: multimedia unplugged”, IEEE Spectrum, vol. 40, no. 9, págs. 23-27, septiembre de 2003.
[7] Vladimir Aparin y Lawrence E. Larson, Fellow, IEEE ”Método de superposición de derivada modificada para linealizar amplificadores de bajo ruido FET” TRANSACCIONES IEEE SOBRE TEORÍA Y TÉCNICAS DE MICROONDAS, VOL. 53, NO. 2 DE FEBRERO DE 2005
[8] A. Batra et al., “Propuesta de capa física OFDM multibanda”, IEEE 802.15-03 / 267r5, julio de 2003.
[9] Shih-Chih Chen, Ruey-Lue Wang, Hslang-Chen Kuo y Ming-Lung Kung Chang-Sing Gao ”El diseño del amplificador de bajo ruido CMOS UWB de banda completa (3.1-10.6GHZ) con cancelación térmica de ruido” Actas de la Conferencia de Microondas de Asia y el Pacífico de 2006.
[10] SS Mohan, MDM Hershenson, SP Boyd y TH Lee, “Extensión de ancho de banda en CMOS con inductores en chip optimizados”, IEEE J. Circuitos de estado sólido, vol. 35, no. 3, págs. 346-355, marzo de 2000.
[11] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung y Chia-Min Chen ”Un amplificador de bajo ruido CMOS resonante de acoplamiento inductor para un sistema de banda ultraancha de 3.1-10.6 GHz”
[12] Chunyu Xin, Edgar S´anchez-Sinencio ”UNA TÉCNICA DE LINEARIZACIÓN PARA EL AMPLIFICADOR RF LOWNOISE”
[13] Jianyun Hu, Yunliang Zhu y Hui Wu ”Un amplificador de bajo ruido de retroalimentación resistiva de banda ultra ancha con cancelación de ruido
en CMOS digital de 0.18 μm ”978-1-4244-1856-5 / 08 / $ 25.00 © 2008 IEEE
[14] J.-H. Lee, C.-C. Chen y Y.-S. Lin ”0.18 lm 3.1-10.6 GHz CMOS UWB LNA con ganancia de 11.4_0.4 dB y retardo de grupo de 100.7_17.4 ps” CARTAS ELECTRÓNICAS 22 de noviembre de 2007 Vol. 43 No. 24
[15] C.-P. Liang, C.-W. Huang, Y.-K. Lin y S.-J. Chung ”Amplificador de bajo ruido de banda ultra ancha de 3-10 GHz con nueva técnica de emparejamiento” CARTAS ELECTRÓNICAS 5 de agosto de 2010 Vol. 46 No. 16
[16] Hongrui Wang, Li Zhang y Zhiping Yu, Fellow, “Un LNA sin inductores de banda ancha con retroalimentación local y cancelación de ruido para aplicaciones de bajo voltaje y baja potencia” TRANSACCIONES IEEE EN CIRCUITOS Y SISTEMAS – I: DOCUMENTOS REGULARES, VOL. 57, NO. 8 DE AGOSTO DE 2010
[17] TH Lee, The Design of CMOS de radiofrecuencia circuitos integrados, 1st ed. Nueva York: Cambridge Univ. Prensa, 1998.
[18] Chunyu Xin, Edgar S´anchez-Sinencio ”UNA TÉCNICA DE LINEARIZACIÓN PARA EL AMPLIFICADOR RF LOWNOISE” ISCAS 2004
[19] Ali Mirvakili, Mohammad Yavari Circuitos y sistemas "Un diseño CMOS LNA con cancelación de ruido para la banda superior de receptores UWB DS-CDMA", 2009. ISCAS 2009. Simposio internacional IEEE sobre
[20] S. Galal y B. Razavi, “Amplificador de 40 Gb / s y circuito de protección ESD en tecnología 0.18 _mCMOS”, en IEEE ISSCC Dig. Tech. Papers, febrero de 2004, págs. 480-481.