Internet Archive Book Irudiak arabera
UWB hartzaileentzako banda zabaleko banda zabaleko aldatutako eraldaketa superposizio metodoa erabiliz
I. SARRERA
Abiadura handiko haririk gabeko komunikazio sistemen garapena gero eta eskaera handiagoa eskaintzen du kostu baxuko RF gailu integratuetan, GHz zabalera anitzeko banda duten energia-kontsumoa eta hornidura tentsio txikiena dutenak. Ultra-banda zabaleko banda (IEEE 802.15.3a) teknologia berri gisa agertzen da datu-transferentzia handiko tasak (1 Gb / s gehienez) distantzia laburrean (10 m) potentzia baxuan. Teknologia honek zenbait aplikazio erabiltzen ditu, hala nola, haririk gabeko eremu pertsonalak (WPANs), audio, bideo eta bestelako banda zabaleko datuen transmisiorako ingurune bat eskainiz. 3.1-10.6-GHz espektroa UWB sistemetarako esleitutako planteamendu bat proposatu den planteamenduetako bat Ohiko Frequency Division Multiplexin OFDM modulazioan erabiltzen da 14 azpi-bandak, 528-MHz banda zabalerari dagokionez eta maiztasun azkarreko saltoki azkarra. 1]. OFDM-n, azpi garraiolariak funtzio perpendikularrak dira elkarren artean. Metodo honek azpi-kanalen arteko elkarrizketa gurutzatua kentzen du eta horregatik ez dira beharrezkoak garraiolariaren arteko banda. Estandarra hobetu ez den arren, aurrealdeko banda zabaleko LNA beharrezkoa da erabat hartzailearen arkitektura edozein dela ere. Anplifikadoreak hainbat eskakizun bete behar ditu, adibidez aurrez hautatutako iragazkia eta antena bateratzeko, anplifikadorearen sarrerako inpedantzia 50-i hurbil egon behar du nahi duzun UWB banda gainean. Hala ere, banda zabaleko zabalera nahikoa irabazi nahasgailu baten zarata gainditzeko, zarata baxuko irudia hartzailearen sentsibilitatea hobetzeko, energia kontsumoa baxua bateriaren bizitza handitzeko, kostu txikiagoa murrizteko area txikia, baldintzarik gabeko egonkortasuna eta linealtasun ona parametro garrantzitsuak dira. Haien arteko harreman estua dago. Oro har, horietako bat hobetuz, beste batzuk hondatu egiten dira.
II. Sarrera etapa
Common-gate eta Cascode konfigurazioak bi metodo mota erabiltzen dira normalean LNA-n sarrera etapa CMOS zirkuituetan diseinatzeko; Common-Gate eta Cascode egiturak banda zabaleko eta banda estu-estukoa bat datoz bitartean, hurrenez hurren. Hala ere, Common-gate etapak zurrumurru handia du Cascode fasearen aurrean eta zarata bertan behera uzteko teknikak erabili behar dira.
Hala ere, sarrerako inpedantzia alborapenaren eta W / L erlazioaren arabera ezartzen da. Izan ere, egitura honek transistorearen transkonduktantziarako askatasun maila hartzen du kontuan eta, gainera, karga egokia hautatuta (induktorearen eta kondentsadoreen konbinazio ona, kapazitate eta gorputz parasitoaren eragina kontuan hartuta), banda zabaleko sarrera eskuragarri bat ematen du. Karga horrek r_ds1-en proportzionala izan behar du. GM aldatzen denez, sarrerako inpedantzia eta bat datorren banda zabalera gailuaren f_T-ren adinakoak dira gutxi gorabehera.
C_gs transistoreen parasitoaren gaitasunak funtzionatzen duen maiztasuna igotzen hasten da. Banda estu aplikazioan, shunt indukzio bat sarrerako fasean gehitzen da C_gs-ekin erresonatzeko, nahi den maiztasunean inpedantze bat datozenak hobetzeko. Hala ere, CMOS banda estu aplikazio gehienetan, cascode LNA indukziozko endekapenarekin hobe da, baina sarreratik isolamendura eta C_gd bidea baztertuz isolatzeko, Common-Gate LNAk bestelako isolamendu alderantzikatu eta Iturriaren LNA komuna baino hobeto egiten du.
III. ZIRKUITUEN DISEINUA ETA ANALISIA
Banda zabal zabala proposatzen da 1 irudian. Sarrera etapa bat eta iturri arrunt bat osatzen dute. 1 taulak proposatutako CMOS LNAren balioak diseinatzen ditu. Off-chip alborapena-T M_3 eta M_1-en DC korrontearen bide-alborapenak ematen ditu. L_4 seriearen induktorea M_3-en sarrerako atari-iturriaren gaitasunarekin resonatzen du, banda zabalera handiagoa sortuz eta maiztasun erantzunan behin betiko hondar batzuk [17]. M_2en parasitoen gaitasunak
Fig. 1. Banda zabaleko kanpo-baliogabetzeko LNA proposatua
I. TAULA
Proposatutako CMOS LNA-ren VALORAK
L_in 4nH (W / L) 3 135 / 0.18
L_0 0.5nH (W / L) 4 37.5 / 0.18
L_1 4.5nH (W / L) 5 45 / 0.18
L_2 2.5nH C_in, C_ (kanpoan) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
eta M_3-ek LC eskailera egitura bat sortzen du L_0 induktorearekin. R_1 eta R_2 DC karga erresistentziak L_1 eta L_2 shunt gailu induktoreak konbinatzen dituzte, hurrenez hurren zirkuituaren banda zabalera modu eraginkorrean zabaltzeko [10]. L_2 induktorearen serieak gailentzen dira, halaber, C_d2 eta C_d3 parasitoen gaitasun guztiekin M_2 eta M_3 ihesa dutenean. R_3 karga-erresistentzia gehitzen denez, L_3en Q faktorea irabazteko laua irabazteko gutxitzen da. 0.18μm-ren gutxieneko kanalaren luzea proposatutako zirkuituan dauden transistore guztientzat jotzen da, parasitoen gaitasunak minimizatzeko eta frekuentziaren errendimendua hobetzeko. Ohiko iturburuen fasea zabalera zabaltzen da, isolamendu hobea lortzen du eta frekuentziaren irabazia handitzen du. Izan ere, sarrera fasea eta iturri arruntaren fasea maiztasun txikiko potentzia eta maiztasun handiko potentziaren gain hartzen dute hurrenez hurren. Bi frekuentziaren erantzunen konbinazioa, banda zabaleko potentzia irabazten du. M5 transistoreek iturrien ohiko fasea ere laguntzen du. 2 irudia M5-ek S21 parametroan duen eragina erakusten du.
2. M5-en ondorioa S21 parametroan
3 irudian, M1-en eragina sarrera fasean ikertzen da. Simulatutako NF eta S11 parametroa M1 moduan desaktibatuta dagoela konparatzen da. NF eta S11-en arteko lotura estua dago. M_1 aktibatuta dagoenean, NF handitzen da eta S21 parametroa murrizten da potentzia bera xahutzen duen eta antzeko banda-zabalera batekin, baina, bestalde, sarrera onargarri bat lortzen da. Atariko fasean Common-Gate egiturako zarata-ezaugarriak eman behar dira kontzentrazio handiagoa, baina M_1 transistorea banda zabaleko parekatzeak eskaintzen du, baina zarata kopuru berezia du.
Fig. 3. Simulatutako zarata-irudia eta sarrera isolamendua M1 aktibatuta eta desaktibatuta.
Zarata funtzionamendua ikertzeko, MOS transistoreen zarata termikoa duten zarata termikoa erabiltzen da. X.4 irudian erakusten den moduan, atea eta keinuka zaratak alde batera utzi eta analisi honetan parekotasun ezin hobea suposatuz, kanalaren zarata termikoaren PSD (i_ (n, d) ^ 2) ̅ ematen da
(i_ (n, d) ^ 2) ̅ = 4KTγg_do ∆f = 4KT γ / α g_m ∆f (1)
Non dago Boltzmann-en konstantea, tenperatura absolutua Kelvin-ean, γ MOS transistorearen kanalaren zarata termikoaren koefizientea da, α transkonduktantzia g_mandaren eta zero-alborapenaren drainatze-konduktantzia g_ds bezala definitzen da eta zarata irudiaren banda zabalera da. hurrenez hurren neurtzen da.
Ondorengo ekuazioek R_1, M_1, M_2 eta M_3en zarata-irudia deskribatzen dute zarata kopuru orokorrari laguntzen dutela [1]
Fig. 4. Zarata eskematikoa
Baldintza (2) zehazten bada, M_1en zarata ezabatzen da [1].
g_m2 R_1 = g_m3 R_s (2)
Ondorengo ekuazioek, R_1, M_2 eta M_3 zarata-irudia deskribatzen dute zarata orokorraren irudi orokorrari laguntzen diotela.
F_R1 = (4KT 〖R_1 g_m2〗 ^ 2) / (KTR_s (g_m3 + 〖g_m2 R〗 _1 / R_s) ^ 2) = R_s / R_1 (3)
F_M2 = (4KTγ / αg_m2) / (KTR_s (g_m3 + g_1m1 (Z_ (L_R1) ‖r_o1) g_m2) X ^ 2) = γ / α 1 / (g_m2 R_1) F_R1 (4)
F_M3 = (4KTγ / α g_m3) / (KTR_s (g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2) X ^ 2) = (4γ / α) / (〖g_m3 R〗 _s 〖(1 + R_s g_m1) ^ 2) (5)
Horrela, guztira zarata-figura hurbil daiteke (6)
F_total = R_s / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (〖g_m3 R〗 _s (1 + R_s g_m1)〗 ^ 2) (6)
IV.SIMULAZIOA
Zirkuituak 0.18μm TSMC liburutegiarekin simulatu zen Hspice softwarearekin. Simulazio guztiak 50Ω sarrera eta irteerako terminalak kontuan hartuta egiten dira. 5 (a) irudian, potentzia irabazten eta LNAren alderantzizko isolamendua simulatzen dira. Batez besteko irabazien potentzia 14.5 dB ingurukoa da, 0.7 dB maiztasun maiztasunaren gainean. Alderantzizko isolamendua -35dB baino txikiagoa da. Fig. 5 (b) zarata-irudia, sarrera eta irteera isolamendua erakusten du. NF 2.9 dB baino txikiagoa da, S11-14.8db baino txikiagoa da eta S22 -10dB baino gutxi gorabehera.
(B)
5 irudia. (A) Garaipena simulatutako potentzia eta alderantzizko isolamendua (b) Simulatutako zarata irudia, sarrera isolamendua eta irteera isolamendua.
"6. irudian" zirkuituaren IIP3 eta maiztasuna erakusten ditu.
Fig. 7. Neurketa IIP3 frekuentziaren aurka
Lan honen emaitzak "II TAULA" n agertzen dira eta argitaratu berri diren CMOS LNAekin alderatzen dira.
MAILAK ERABILTZEKO LABURPENA
VI. ONDORIOA
Artikulu honek UWB LNA egitura bat RFCMOS teknologia estandarrean oinarrituta diseinatu berri bat aurkezten du. Sarrerarekin bat datozen sarrerak eta zarata funtzionatzen dutenak lortzen dira sarrerako atearen inpedantziaren eta bere. zarata errendimendua. Neurketa-zarata 2.9 dB baino txikiagoa da 3.1-10.6-GHz baino. Irabazi lauak aipatu behar dira LNA diseinu guztian, eta simulatutako potentzia-irabazia 14.5 ± 0.7 dB da.
ERREFERENTZIAK
[1] Chih-Fan Liao eta Shen-Iuan Liu "A Broadband Noise-Canceling CMOS LNA for 3.1-10.6 GHz UWB Receivers for IEEE ALDIZKARIA SOLID-STATE ZIRKUITUAK, VOL. 42, EZ. 2, 2007ko OTSAILA
[2] Kuang-Chi He, Ming-Tsung Li, Chen-Ming Li eta Jenn-Hwan Tarng, Parallel-RC Feedback Low-Noise Amplifier UWB aplikazioetarako IEEE TRANSAKZIOAK ZIRKUITU ETA SISTEMEN GAINEAN – II: EXPRESS BRIEFS, VOL. 57, EZ. 8eko ABUZTUAK 2010
[3] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung eta Chia-Min Chen "An Inductor-Coupling
Erresonatutako CMOS zarata txikiko anplifikadorea 3.1-10.6 GHz banda zabaleko sistemarako »© 2009 IEEE
[4] Yang Lu, Kiat Seng Yeo, Alper Cabuk, Jianguo Ma, Manh Anh Do eta Zhenghao Lu "3.1 eta 10.6 GHz bitarteko banda zabaleko haririk gabeko hargailuen haririk gabeko CMOS zarata baxuko anplifikadorearen diseinua" IEEE TRANSAKZIOAK ON ZIRKUITUAK ETA SISTEMAK – I: PAPER OROKORRAK, VOL. 53, EZ. 8, 2006ko ABUZTUA
[5] Ali Mirvakili, Mohammad Yavari, Farshid Raissi "Lineako korronte berrerabilitako LNA 1-10.6 GHz UWB hargailuetarako" IEICE Electronics Express, Vol.5, 21,908. zk. 914-XNUMX
[6] S. Stroh, "Ultra-wideband: multimedia unplugged", IEEE Spectrum, vol. 40, ez. 9, 23-27 or., 2003ko iraila.
[7] Vladimir Aparin eta Lawrence E. Larson, bekaduna, IEEE "Eraldatutako eratorpenaren gainjarritako metodoa FET Linearizatzeko Zarata Beherako anplifikadoreak" IEEE TRANSAKZIOAK MIKROONDAKO TEORIA ETA TEKNIKAK, VOL. 53, EZ. 2, 2005eko OTSAILA
[8] A. Batra et al., "Banda anitzeko OFDM geruza fisikoa proposamena", IEEE 802.15-03 / 267r5, 2003ko uztaila.
[9] Shih-Chih Chen, Ruey-Lue Wang, Hslang-Chen Kuo eta Ming-Lung Kung Chang-Sing Gao "The Full of Band (3.1-10.6GHZ) CMOS UWB Low Noise Amplifier with Thermal Noise Canceling" Prozedurak Asia-Pazifikoko Mikrouhin Biltzarreko 2006.
[10] SS Mohan, MDM Hershenson, SP Boyd eta TH Lee, "Banda zabalera luzapena CMOSean txipean induktore optimizatuak dituztenak", IEEE J. Solid-State Circuits, vol. 35. zk. 3, 346-355 or., 2000ko martxoa.
[11] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung eta Chia-Min Chen "Induktorea-akoplamendu erresonatudun CMOS zarata baxuko anplifikadorea 3.1-10.6 GHz banda zabaleko sistemarako"
[12] Chunyu Xin, Edgar S´anchez-Sinencio "LINEARIZAZIO TEKNIKA RF RF AMPLIFIKADOREARENTZAT"
[13] Jianyun Hu, Yunliang Zhu eta Hui Wu ”banda zabaleko erresistentzia-iradokizun baxuko zarata anplifikadorea zarata baliogabetzearekin
0.18 μm-ko CMOS digitalean ”978-1-4244-1856-5 / 08 / $ 25.00 © 2008 IEEE
[14] J.-H. Lee, C.-C. Chen eta Y.-S. Lin ”0.18 lm 3.1-10.6 GHz CMOS UWB LNA 11.4_0.4 dB irabaziarekin eta 100.7_17.4 ps taldeko atzerapenarekin” ELEKTRONIKA ESKUTITZAK 22ko azaroaren 2007an Vol. 43 24. zenbakia
[15] C.-P. Liang, C.-W. Huang, Y.-K. Lin eta S.-J. Chung "3-10 GHz banda zabaleko zarata baxuko anplifikadorea, bat datorren teknika berriarekin" ELEKTRONIKAKO GUTUNAK 5eko abuztuaren 2010a Vol. 46 16. zenbakia
[16] Hongrui Wang, Li Zhang eta Zhiping Yu, lankidea, "A Wideband Inductorless LNA With Local Feedback and Noise Canceling with Low Potence Low Voltage Applications for" IEEE TRANSACTIONS ON ZIRCUITU AND SYSTEMS – I: REGULAR PAPERS, VOL. 57, EZ. 8eko ABUZTUAK 2010
[17] TH Lee, CMOS Radio-Frequency Integrated Circuits diseinua, 1st ed. New York: Cambridge Univ. Sakatu, sakatu.
[18] Chunyu Xin, Edgar S´anchez-Sinencio "A LINEARIZATION TECHNIQUE FOR RF LOWNOISE ANPLIFIER" ISCAS 2004
[19] Ali Mirvakili, Mohammad Yavari "A Noise-Canceling CMOS LNA Design for the Upper Band for UWB DS-CDMA Receivers of the Upper Band for UWB DS-CDMA Receivers of the Upper Band for Circuits and Systems, 2009. ISCAS 2009. IEEE International Symposium on
[20] S. Galal eta B. Razavi, "40 Gb / s anplifikadorea eta ESD babes zirkuitua 0.18 _mCMOS teknologian", IEEE ISSCC Dig. Teknologia. Lanak, 2004ko otsaila, 480-481 orr.