par Internet Archive Livre Images
Un LNA large bande pour les récepteurs UWB Utilisation de modification dérivée Méthode Superposition
INTRODUCTION
Le développement des systèmes de communication sans fil à grande vitesse met de plus en plus intégrés demande des dispositifs RF à faible coût avec une bande passante multi-GHz fonctionnant à la plus faible consommation d'énergie et la tension d'alimentation. Ultra-wideband (IEEE 802.15.3a) apparaît comme une nouvelle technologie capable des vitesses de transfert de données élevés (jusqu'à 1 Gb / s) sur de courtes distances (10 m) à faible puissance. Cette technologie utilise pour certaines applications telles que les réseaux personnels sans fil (WPAN), fournissant un environnement pour la transmission audio, vidéo, et d'autres données à haut débit. Une des approches qui ont été proposé d'utiliser le spectre de 3.1-10.6 GHz alloué pour les systèmes UWB, utilise Orthogonal Frequency Division Multiplexin modulation OFDM avec 14 sous-bandes selon occupe la largeur de bande 528-MHz et un système de saut de fréquence rapide [ 1]. Dans l'OFDM, le F requencies de sous-porteuses sont perpendiculaires l'une à l'autre. Cette méthode élimine la diaphonie entre les sous-canaux et donc des bandes de garde inter-transporteurs ne sont pas nécessaires. Bien que la norme n'a pas été mis au point, un front-end à large bande LNA est absolument nécessaire indépendamment de l'architecture du récepteur. L'amplificateur doit répondre à plusieurs exigences, par exemple à l'interface avec le filtre et l'antenne preselect, l'impédance d'entrée de l'amplificateur devrait être proche de 50 sur la bande UWB souhaitée. Cependant un gain suffisant avec grande largeur de bande à overtop le bruit d'un mélangeur à faible facteur de bruit pour améliorer la sensibilité du récepteur, faible consommation d'énergie pour augmenter la vie de la batterie, un petit coin de la filière pour réduire le coût, la stabilité inconditionnelle et une bonne linéarité sont des paramètres importants. Il y a un compromis proche entre eux. En général, en améliorant l'un d'entre eux, les autres sont ruinés.
II. Etage d'entrée
Common-porte et configurations CASCODE existe deux types de méthodes habituellement utilisées pour concevoir l'étage d'entrée de LNA dans les circuits CMOS, tandis que le porte-commune et la structure Cascode fournissent une large bande et bande étroite d'entrée correspondant respectivement. Cependant stade Common-porte a un chiffre intrinsèque de bruit élevé par rapport à l'étape cascode et les techniques anti-bruit doivent être utilisés.
Cependant, l'impédance d'entrée est définie par la polarisation et le rapport W / L. En fait cette structure considère un degré de liberté pour la transconductance du transistor et aussi en choisissant une charge appropriée (une bonne combinaison d'inductance et de condensateurs tout en considérant l'effet de la capacité parasite et du corps), fournit une adaptation d'entrée à large bande disponible. Cette charge doit être proportionnelle à r_ds1. Puisque gm change, l'impédance d'entrée et la bande passante correspondante sont approximativement égales au f_T du dispositif.
Le transistor capacité parasite C_gs commence à jouer des rôles lorsque la fréquence de fonctionnement commence à monter. Dans l'application à bande étroite, un inducteur de dérivation est ajouté dans l'étape d'entrée pour entrer en résonance avec C_gsto améliorer l'adaptation d'impédance à la fréquence désirée. Cependant, dans la plupart des applications CMOS à bande étroite, LNA cascode à une dégénérescence d'induction est préférable, mais pour l'isolation de l'entrée vers la sortie et en omettant de la trajectoire C_gd, la grille commune LNA assure une meilleure isolation inverse et la stabilité par rapport à une source commune de LNA.
III. CIRCUIT DESIGN ET ANALYSE
La large bande LNA proposée est illustrée sur la Fig. 1. Il se compose d'un étage d'entrée et un étage de source commune. Tableau 1 montre les valeurs de conception du projet CMOS LNA. Un hors puce biais-T fournit la polarisation de grille de M_3 et le chemin courant continu de M_1. La série inducteur L_4 résonne en outre à l'entrée de la source de la capacité M_3, ce qui entraîne une plus grande bande passante et une partie résiduelle sur le pic de réponse en fréquence [17]. Les capacités parasites des M_2
Figue. 1. Projet de large bande LNA antibruit
TABLEAU I
CONCEPTION VALEURS DU PROJET CMOS LNA
L_in 4nH (W / L) 3 135 / 0.18
L_0 0.5nH (W / L) 4 37.5 / 0.18
L_1 4.5nH (W / L) 5 45 / 0.18
L_2 2.5nH C_in, C_ (out,) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
et M_3 faire une structure en échelle LC avec inductance L_0. Le DC résistances de charge R_1 et R_2 sont combinés avec un pic shunt inducteurs L_1 et L_2 respectivement pour étendre la bande passante du circuit efficace [10]. L'inducteur L_2 série résonne également un pic au total des capacités parasites et C_d2 C_d3 au niveau du drain et M_2 M_3. Etant donné que la résistance de charge, R_3, est ajouté pour réduire le facteur Q de la L_3 pour un gain plat. La longueur minimale de canal de 0.18μm est considéré pour tous les transistors du circuit proposé afin de minimiser les capacités parasites et d'améliorer les performances en fréquence. L'étape de la source commune étend la bande passante, offre une meilleure isolation et augmente le gain de fréquence. En fait, l'étage d'entrée et le gain support d'étage de source commune de gain de puissance à basse fréquence et de puissance à haute fréquence, respectivement. La combinaison des deux réponses en fréquence conduisent à un gain de puissance à large bande. Transistor M5 contribue également à l'étape de source commune pour augmenter et le gain de fréquence en douceur. Figue. 2 montre l'effet de M5 sur le paramètre S21.
Figue. 2 L'effet de M5 sur le paramètre S21
Fig. 3 les effets de M1 comme étage d'entrée sont étudiées. Le paramètre NF et S11 simulée est comparée au cas avec M1 est éteint. Il y a un compromis étroit entre NF et S11. Quand M_1 est activé, le NF est augmentée et que le paramètre S21 diminue avec la même dissipation de puissance et une bande passante similaire, mais au contraire une adaptation d'entrée acceptable soit atteinte. concentration supplémentaire devrait être donnée aux caractéristiques acoustiques de la structure commune-Gate à l'étage d'entrée, bien que le transistor M_1 fournit une large bande correspondant, il a un chiffre intrinsèque de bruit élevé.
Figue. 3. Simulé figure de bruit et d'isolement d'entrée avec M1 activées et désactivées.
Afin d'étudier les performances de bruit, le modèle de bruit de transistor MOS à canal du bruit thermique est utilisé. Comme le montre la Fig.4, en négligeant les portes et scintillement bruits et en supposant un match parfait dans cette analyse, la DSP du bruit thermique canal (i_ (n, d) ^ 2) ̅ est donnée à
(I_ (n, d) ^ 2) ̅ = 4KTγg_do Af = 4KT γ / α G_m Af (1)
Où est la constante de Boltzmann, est la température absolue en Kelvin, γ est le coefficient de bruit thermique du canal du transistor MOS, α est défini comme le rapport de la transconductance g_mand à la conductance du drain à polarisation nulle g_ds et est la bande passante sur laquelle le bruit figure est mesurée respectivement.
Les équations suivantes décrivent la figure de bruit par R_1, M_1, M_2 et M_3 qu'ils contribuent à la figure de bruit global [1]
Figue. 4. Principe du schéma de bruit
Si la condition (2) est établi le bruit de M_1 est omis [1].
g_m2 R_1 = g_m3 R_S (2)
Les équations suivantes décrivent la figure de bruit par R_1, M_2 et M_3 qu'ils contribuent à la figure de bruit global.
F_R1 = (4KT 〖R_1 g_m2〗 ^ 2) / (KTR_s (g_m3 + 〖g_m2 R〗 _1 / R_S) ^ 2) = R_S / R_1 (3)
F_M2 = (4KTγ / αg_m2) / (KTR_s 〖(g_m3 + g_1m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = γ / α 1 / (g_m2 R_1) F_R1 (4)
F_M3 = (4KTγ / α g_m3) / (KTR_s 〖(g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = (4γ / α) / (〖g_m3 R〗 〖_s (1 + R_S g_m1) 〗 ^ 2) (5)
Ainsi, le chiffre total de bruit peut être approchée comme (6)
F_total = R_S / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (〖g_m3 R〗 〖_s (1 + R_S g_m1)〗 ^ 2) (6)
IV.SIMULATION RÉSULTAT
Le circuit a été simulé avec bibliothèque 0.18μm TSMC logiciel Hspice. Toutes les simulations sont effectuées envisagent des bornes d'entrée et de sortie 50Ω. Dans Fig.5 (a) prendre le pouvoir et d'inverser l'isolement du LNA sont simulés. La puissance de gain moyen est d'environ 14.5 dB avec 0.7 dB ondulation sur la gamme de fréquence. L'isolement inverse est inférieure à -35dB. Fig.5 (b) montre l'isolement de bruit, entrée et sortie. La FN est inférieure à 2.9 dB S11 est inférieure à 14.8db-et S22 est approximativement inférieure à -10dB.
(B)
Figue. 5 (a) le pouvoir de gain simulé et l'isolement inverse (b) Bruit simulé figure, l'isolement d'entrée et de sortie d'isolement.
«Fig.6» montre le IIP3 du circuit en fonction de la fréquence.
Figue. 7. Mesuré par rapport à la fréquence IIP3
Les résultats de ces travaux sont présentés dans le «TABLEAU II» et sont comparés aux LNA CMOS récemment publiés.
TABLEAU 2 SOMMAIRE DU RENDEMENT
VI. CONCLUSION
Cet article présente une nouvelle conception d'une structure UWB LNA basée sur une technologie RFCMOS standard. Satisfaisant appariement d'entrée et les performances de bruit sont obtenus après en ce qui concerne les compromis entre l'impédance d'entrée de l'étage à grille commune et son. les performances de bruit. Le niveau de bruit mesuré est inférieur à 2.9 dB sur 3.1-10.6-GHz. Un gain plat est utile de mentionner dans toute la conception de LNA et le gain de puissance simulé est 14.5 ± 0.7 dB.
Références
[1] Chih-Fan Liao et Shen-Iuan Liu, «Un LNA CMOS à annulation de bruit large bande pour récepteurs UWB 3.1-10.6 GHz» IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 42, NO. 2, FÉVRIER 2007
[2] Kuang-Chi He, Ming-Tsung Li, Chen-Ming Li et Jenn-Hwan Tarng, Amplificateur à faible bruit à rétroaction parallèle RC pour applications UWB TRANSACTIONS IEEE SUR CIRCUITS ET SYSTÈMES – II: BRIEFS EXPRESS, VOL. 57, NO. 8, AOÛT 2010
[3] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung et Chia-Min Chen ”Un inducteur-couplage
Amplificateur CMOS à faible bruit résonné pour système ultra large bande 3.1-10.6 GHz »© 2009 IEEE
[4] Yang Lu, Kiat Seng Yeo, Alper Cabuk, Jianguo Ma, Manh Anh Do et Zhenghao Lu "Une nouvelle conception d'amplificateur CMOS à faible bruit pour les récepteurs sans fil ultra-large bande de 3.1 à 10.6 GHz" TRANSACTIONS IEEE ACTIVÉES CIRCUITS ET SYSTÈMES – I: DOCUMENTS RÉGULIERS, VOL. 53, NO. 8, AOÛT 2006
[5] Ali Mirvakili, Mohammad Yavari, Farshid Raissi «Un LNA à courant linéaire réutilisé pour les récepteurs UWB 1-10.6 GHz» IEICE Electronics Express, Vol.5, No.21,908-914
[6] S. Stroh, «Ultra-large bande: multimédia débranché», IEEE Spectrum, vol. 40, non. 9, pp.23-27, septembre 2003.
[7] Vladimir Aparin et Lawrence E. Larson, Fellow, IEEE «Méthode de superposition dérivée modifiée pour la linéarisation des amplificateurs FET à faible bruit» TRANSACTIONS IEEE SUR LA THÉORIE ET LES TECHNIQUES DES MICRO-ONDES, VOL. 53, NO. 2, FÉVRIER 2005
[8] A. Batra et al., «Proposition de couche physique OFDM multibande», IEEE 802.15-03 / 267r5, juillet 2003.
[9] Shih-Chih Chen, Ruey-Lue Wang, Hslang-Chen Kuo et Ming-Lung Kung Chang-Sing Gao «La conception d'un amplificateur CMOS UWB à faible bruit pleine bande (3.1-10.6 GHz) avec annulation du bruit thermique» of Asia-Pacific Microwave Conference 2006.
[10] SS Mohan, MDM Hershenson, SP Boyd et TH Lee, «Extension de bande passante dans CMOS avec des inducteurs optimisés sur puce», IEEE J. Solid-State Circuits, vol. 35, non. 3, pages 346-355, mars 2000.
[11] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung et Chia-Min Chen "Un amplificateur CMOS résoné à couplage inductif pour un système ultra-large bande 3.1-10.6 GHz"
[12] Chunyu Xin, Edgar S´anchez-Sinencio "UNE TECHNIQUE DE LINÉARISATION POUR L'AMPLIFICATEUR RF LOWNOISE"
[13] Jianyun Hu, Yunliang Zhu et Hui Wu "Un amplificateur à faible bruit à rétroaction résistive ultra-large bande avec annulation du bruit
en CMOS numérique 0.18 μm »978-1-4244-1856-5 / 08 / 25.00 $ © 2008 IEEE
[14] J.-H. Lee, C.-C. Chen et Y.-S. Lin «LNA CMOS UWB 0.18 lm 3.1-10.6 GHz avec gain de 11.4_0.4 dB et délai de groupe 100.7_17.4 ps» LETTRES ÉLECTRONIQUES 22 novembre 2007 Vol. 43 n ° 24
[15] C.-P. Liang, C.-W. Huang, Y.-K. Lin et S.-J. Chung «Amplificateur à faible bruit ultra-large bande 3-10 GHz avec nouvelle technique d'adaptation» LETTRES ÉLECTRONIQUES 5 août 2010 Vol. 46 n ° 16
[16] Hongrui Wang, Li Zhang et Zhiping Yu, Fellow, «A Wideband Inductorless LNA with Local Feedback and Noise Cancelling for Low-Power Low-Voltage Applications» IEEE TRANSACTIONS SUR CIRCUITS ET SYSTEMES – I: REGULAR PAPERS, VOL. 57, NO. 8, AOÛT 2010
[17] TH Lee, The Design of CMOS Radio-Fréquence Circuits intégrés, 1st ed. New York: Cambridge Univ. Press, 1998.
[18] Chunyu Xin, Edgar S´anchez-Sinencio «UNE TECHNIQUE DE LINÉARISATION POUR L'AMPLIFICATEUR RF LOWNOISE» ISCAS 2004
[19] Ali Mirvakili, Mohammad Yavari «Une conception CMOS LNA à annulation de bruit pour la bande supérieure des circuits et systèmes de récepteurs UWB DS-CDMA», 2009. ISCAS 2009. Symposium international de l'IEEE sur
[20] S. Galal et B. Razavi, «Amplificateur 40 Gb / s et circuit de protection ESD en technologie 0.18 _mCMOS», dans IEEE ISSCC Dig. Technologie. Papers, février 2004, pp. 480-481.