oleh Internet Archive Book Images
LNA Broadband untuk Penerima UWB Menggunakan Metode Superposisi Derivatif yang Dimodifikasi
I. PENDAHULUAN
Pengembangan sistem komunikasi nirkabel berkecepatan tinggi semakin meningkatkan permintaan pada perangkat RF berbiaya rendah yang terintegrasi dengan bandwidth multi-GHz yang beroperasi pada konsumsi daya dan tegangan suplai terendah. Ultra-wideband (IEEE 802.15.3a) muncul sebagai teknologi baru yang mampu untuk kecepatan transfer data yang tinggi (hingga 1 Gb / s) dalam jarak pendek (10 m) dengan daya rendah. Teknologi ini digunakan untuk beberapa aplikasi seperti jaringan area pribadi nirkabel (WPAN), menyediakan lingkungan untuk transmisi audio, video, dan data bandwidth tinggi lainnya. Salah satu pendekatan yang telah diusulkan untuk menggunakan spektrum 3.1-10.6-GHz yang dialokasikan untuk sistem UWB, menggunakan Orthogonal Frequency Division Multiplexin modulasi OFDM dengan sub-band 14 yang mana saja yang menempati lebar pita 528-MHz dan skema lompatan frekuensi yang cepat [ 1]. Dalam OFDM, permintaan sub-pembawa tegak lurus satu sama lain. Metode ini menghilangkan cross-talk antara sub-saluran dan oleh karena itu pita pengaman antar-operator tidak diperlukan. Meskipun standar belum disempurnakan, LNA wideband front-end mutlak diperlukan terlepas dari arsitektur penerima. Penguat harus memenuhi beberapa persyaratan, misalnya untuk antarmuka dengan filter dan antena preselain, impedansi input penguat harus dekat dengan 50 pada pita UWB yang diinginkan. Namun penguatan yang cukup dengan lebar pita lebar untuk melampaui kebisingan mixer, angka kebisingan rendah untuk meningkatkan sensitivitas penerima, konsumsi daya yang rendah untuk meningkatkan masa pakai baterai, area cetakan kecil untuk mengurangi biaya, stabilitas tanpa syarat dan linearitas yang baik adalah parameter penting. Ada trade-off yang erat di antara mereka. Umumnya dengan memperbaiki salah satunya, yang lain hancur.
II Tahap input
Konfigurasi Common-gate dan Cascode adalah dua jenis metode yang biasanya digunakan untuk merancang tahap input LNA di sirkuit CMOS, sedangkan Common-Gate dan struktur Cascode menyediakan masing-masing band input lebar-pita dan pencocokan sempit. Namun tahap Common-gate memiliki angka kebisingan yang secara intrinsik tinggi dibandingkan tahap Cascode dan teknik-teknik pembatalan kebisingan harus digunakan.
Namun impedansi masukan diatur oleh bias & rasio W / L. Sebenarnya struktur ini mempertimbangkan tingkat kebebasan untuk transkonduktansi transistor dan juga dengan memilih beban yang sesuai (kombinasi yang baik dari induktor dan kapasitor sambil mempertimbangkan efek kapasitansi parasit dan tubuh), menyediakan pencocokan input broadband yang tersedia. Beban ini harus proporsional dengan r_ds1. Karena gm berubah, impedansi input dan bandwidth yang cocok kira-kira sama dengan f_T perangkat.
C_gs kapasitansi transistor parasit mulai memainkan peran ketika frekuensi operasi mulai naik. Dalam aplikasi pita sempit, induktor shunt ditambahkan pada tahap input untuk beresonansi dengan C_gsto meningkatkan pencocokan impedansi pada frekuensi yang diinginkan. Namun dalam kebanyakan aplikasi pita sempit CMOS, LNA cascode dengan degenerasi induktif lebih disukai tetapi untuk mengisolasi dari input ke output dan menghilangkan jalur C_gd, LNA Common-Gate melakukan isolasi balik yang lebih baik dan stabilitas dibandingkan LNA Common-Source.
AKU AKU AKU. DESAIN DAN ANALISA SIRKUIT
LNA pita lebar yang diusulkan ditunjukkan pada Gambar. 1. Ini terdiri dari tahap input dan tahap sumber umum. Tabel 1 menunjukkan nilai-nilai desain dari CMOS LNA yang diusulkan. Bias off-chip-T memberikan bias gerbang M_3 dan jalur arus DC M_1. Seri induktor L_4 selanjutnya beresonansi dengan kapasitansi gerbang input M_3, menghasilkan bandwidth yang lebih besar dan beberapa puncak memuncak pada respons frekuensi [17]. Kapasitits parasit dari M_2
Fig. 1. Usulan broadband noise-canceling LNA
TABEL I
NILAI-NILAI DESAIN DARI LNA CMOS YANG DIUSULKAN
L_in 4nH (W / L) 3 135 / 0.18
L_0 0.5nH (W / L) 4 37.5 / 0.18
L_1 4.5nH (W / L) 5 45 / 0.18
L_2 2.5nH C_in, C_ (out,) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
dan M_3 membuat struktur tangga LC dengan induktor L_0. Resistor beban DC R_1 dan R_2 dikombinasikan dengan induktor puncak shunt L_1 dan L_2 masing-masing untuk memperluas bandwidth rangkaian secara efektif [10]. Seri memuncak induktor L_2 juga beresonansi dengan kapasitansi parasit total C_d2 dan C_d3 pada saluran M_2 dan M_3. Karena resistor beban, R_3, ditambahkan untuk mengurangi faktor Q dari L_3 untuk penguatan rata. Panjang saluran minimum 0.18μm dipertimbangkan untuk semua transistor dalam rangkaian yang diusulkan untuk meminimalkan kapasitansi parasit dan meningkatkan kinerja frekuensi. Tahap sumber umum memperluas bandwidth, menyediakan isolasi yang lebih baik dan meningkatkan gain frekuensi. Faktanya, tahap input dan tahap sumber umum masing-masing mendukung penguatan daya frekuensi rendah dan gain daya frekuensi tinggi. Kombinasi dari kedua respons frekuensi ini menghasilkan peningkatan daya broadband. Transistor M5 juga membantu tahap sumber umum untuk meningkatkan dan memperlancar penguatan frekuensi. Gbr. 2 menunjukkan efek M5 pada parameter S21.
Gbr. 2 Efek M5 pada parameter S21
Pada Gambar. 3 efek M1 sebagai tahap input diselidiki. Parameter NF dan S11 yang disimulasikan dibandingkan dengan case dengan M1 dimatikan. Ada tradeoff dekat antara NF dan S11. Ketika M_1 dihidupkan, NF meningkat dan parameter S21 berkurang dengan disipasi daya yang sama dan bandwidth yang sama, tetapi sebaliknya pencocokan input yang dapat diterima akan tercapai. Konsentrasi ekstra harus diberikan pada karakteristik noise dari struktur Common-Gate pada tahap input, walaupun transistor M_1 menyediakan pencocokan pita lebar, ia memiliki figur noise yang tinggi secara intrinsik.
Fig. 3. Simulasi noise figure dan input isolasi dengan M1 dihidupkan dan dimatikan.
Untuk menyelidiki kinerja noise, model noise transistor MOS dengan noise termal saluran digunakan. Seperti yang ditunjukkan pada Gambar. 4, mengabaikan gerbang dan suara flicker dan mengasumsikan kecocokan sempurna dalam analisis ini, PSD dari gangguan termal saluran (i_ (n, d) ^ 2) ̅ diberikan sebagai
(i_ (n, d) ^ 2) ̅ = 4KTγg_do ∆f = 4KT γ / α g_m ∆f (1)
Di mana adalah konstanta Boltzmann, adalah suhu absolut dalam Kelvin, γ adalah koefisien transistor MOS untuk gangguan termal saluran, α didefinisikan sebagai rasio transkonduktansi g_m dan konduktansi drain bias nol g_ds dan bandwidth di mana angka kebisingan diukur masing-masing.
Persamaan berikut menjelaskan angka noise oleh R_1, M_1, M_2 dan M_3 yang mereka berkontribusi pada angka noise keseluruhan [1]
Fig. 4. Prinsip skema kebisingan
Jika kondisi (2) ditetapkan, kebisingan M_1 dihilangkan [1].
g_m2 R_1 = g_m3 R_s (2)
Persamaan berikut menjelaskan angka noise oleh R_1, M_2 dan M_3 yang mereka berkontribusi pada angka noise keseluruhan.
F_R1 = (4KT 〖R_1 g_m2〗 ^ 2) / (KTR_s (g_m3 + 〖g_m2 R〗 _1 / R_s) ^ 2) = R_s / R_XNX ()
F_M2 = (4KTγ / αg_m2) / / (KTR_s 〖(g_m3 + g_1m1 (Z_ (L_R1) ‖r_o1) g_m2) 〗XXN_XN_XX_NXX (=NX_NXX)
F_M3 = (4KTγ / α g_m3) / (KTR_s 〖(g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2 (XN〗 γ)) (X ((/ / /) 〗 ^ 4) (3)
Dengan demikian, angka noise total dapat diperkirakan sebagai (6)
F_total = R_s / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (〖g_m3 R〗 _s 〖(1 + R_sX_NXX) (
IV. HASIL HASIL
Sirkuit ini disimulasikan dengan perangkat lunak perpustakaan HSM Xspice TSMC 0.18μm. Semua simulasi dilakukan dengan mempertimbangkan terminal input dan output 50Ω. Dalam Gambar. 5 (a) mendapatkan kekuatan dan membalikkan isolasi LNA disimulasikan. Daya gain rata-rata sekitar 14.5 dB dengan riak 0.7 dB pada rentang frekuensi. Isolasi terbalik kurang dari -35dB. Fig.5 (b) menunjukkan angka noise, input dan output isolasi. NF lebih kecil dari 2.9 dB, S11 kurang dari-14.8db dan S22 kira-kira kurang dari -10dB.
(B)
Gbr. 5. (A) Simulasi penguatan daya dan isolasi balik (b) Simulasi kebisingan, isolasi input dan isolasi keluaran
"Gbr.6" menunjukkan IIP3 dari rangkaian versus frekuensi.
Fig. 7. IIP3 terukur versus frekuensi
Hasil dari pekerjaan ini ditunjukkan dalam "TABEL II" dan dibandingkan dengan LNA CMOS yang baru-baru ini diterbitkan.
IKHTISAR KINERJA MEJA 2
VI. KESIMPULAN
Makalah ini menyajikan desain baru struktur LNA UWB berdasarkan teknologi RFCMOS standar. Input yang cocok dan kinerja noise diperoleh setelah berkenaan dengan tradeoffs antara impedansi input dari tahap common-gate dan. kinerja kebisingan. Angka kebisingan yang diukur kurang dari 2.9 dB dibandingkan 3.1-10.6-GHz. Gain datar layak disebutkan dalam semua desain LNA dan gain daya yang disimulasikan adalah 14.5 ± 0.7 dB.
REFERENSI
[1] Chih-Fan Liao, dan Shen-Iuan Liu, "LNA CMOS Peredam Bising Pita Lebar untuk Penerima UWB 3.1-10.6 GHz" IEEE JURNAL OF SOLID-STATE CIRCUITS, VOL. 42, TIDAK. 2, FEBRUARI 2007
[2] Kuang-Chi He, Ming-Tsung Li, Chen-Ming Li, dan Jenn-Hwan Tarng, Parallel-RC Feedback Low-Noise Amplifier untuk Aplikasi UWB TRANSAKSI IEEE PADA SIRKUIT DAN SISTEM – II: EXPRESS BRIEFS, VOL. 57, TIDAK. 8, AGUSTUS 2010
[3] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung dan Chia-Min Chen ”Sebuah Induktor-Kopling
Penguat Kebisingan Rendah CMOS Resonasi untuk Sistem Ultra-Wideband 3.1-10.6GHz ”© 2009 IEEE
[4] Yang Lu, Kiat Seng Yeo, Alper Cabuk, Jianguo Ma, Manh Anh Do, dan Zhenghao Lu ”Sebuah Desain Penguat Kebisingan Rendah CMOS Novel untuk Penerima Nirkabel Ultra-Wide-Band 3.1 hingga 10.6 GHz” IEEE TRANSACTIONS ON SIRKUIT DAN SISTEM – I: KERTAS REGULER, VOL. 53, TIDAK. 8, AGUSTUS 2006
[5] Ali Mirvakili, Mohammad Yavari, Farshid Raissi "LNA linier yang digunakan kembali saat ini untuk penerima UWB 1-10.6 GHz" IEICE Electronics Express, Vol.5, No.21,908-914
[6] S. Stroh, "Ultra-wideband: multimedia dicabut," IEEE Spectrum, vol. 40, tidak. 9, hlm.23-27, Sep.2003.
[7] Vladimir Aparin dan Lawrence E. Larson, Rekan, IEEE ”Modified Derivative Superposition Method for Linearizing FET Low-Noise Amplifier” TRANSAKSI IEEE PADA TEORI DAN TEKNIK MICROWAVE, VOL. 53, TIDAK. 2, FEBRUARI 2005
[8] A. Batra et al., "Proposal lapisan fisik OFDM multi-band," IEEE 802.15-03 / 267r5, Juli 2003.
[9] Shih-Chih Chen, Ruey-Lue Wang, Hslang-Chen Kuo dan Ming-Lung Kung Chang-Sing Gao ”Desain Full-Band (3.1-10.6GHZ) CMOS UWB Penguat Kebisingan Rendah dengan Proses Peredam Bising Termal” Konferensi Gelombang Mikro Asia Pasifik 2006.
[10] SS Mohan, MDM Hershenson, SP Boyd, dan TH Lee, "Bandwidth extension di CMOS dengan induktor on-chip yang dioptimalkan," IEEE J. Solid-State Circuits, vol. 35, tidak. 3, hlm.346-355, Maret 2000.
[11] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung, dan Chia-Min Chen "Penguat Kebisingan Rendah CMOS Bergema Kopling Induktor untuk Sistem Pita Lebar Ultra 3.1-10.6 GHz"
[12] Chunyu Xin, Edgar S´anchez-Sinencio ”TEKNIK LINEARIZASI UNTUK PENGUAT RENDAH RF”
[13] Jianyun Hu, Yunliang Zhu, dan Hui Wu ”Penguat Kebisingan Rendah Umpan Balik Ultra-Wideband Resistif dengan Peredam Bising
dalam 0.18μm Digital CMOS ”978-1-4244-1856-5 / 08 / $ 25.00 © 2008 IEEE
[14] J.-H. Lee, C.-C. Chen dan Y.-S. Lin ”0.18 lm 3.1-10.6 GHz CMOS UWB LNA dengan penguatan 11.4_0.4 dB dan penundaan grup 100.7_17.4 ps” ELECTRONICS LETTERS 22 November 2007 Vol. 43 No. 24
[15] C.-P. Liang, C.-W. Huang, Y.-K. Lin dan S.-J. Chung ”3-10 GHz ultra-wideband low-noise amplifier dengan teknik pencocokan baru” ELECTRONICS LETTERS 5 Agustus 2010 Vol. 46 No. 16
[16] Hongrui Wang, Li Zhang, dan Zhiping Yu, Rekan, “LNA Tanpa Kabel Pita Lebar Dengan Umpan Balik Lokal dan Pembatalan Kebisingan untuk Aplikasi Tegangan Rendah Daya Rendah” TRANSAKSI IEEE PADA SIRKUIT DAN SISTEM – I: KERTAS REGULER, VOL. 57, TIDAK. 8, AGUSTUS 2010
[17] TH Lee, Desain Sirkuit Terpadu Frekuensi Radio CMOS, 1st ed. New York: Cambridge Univ. Tekan, 1998.
[18] Chunyu Xin, Edgar S´anchez-Sinencio ”TEKNIK LINEARIZASI UNTUK PENGAMBIL RENDAH RF” ISCAS 2004
[19] Ali Mirvakili, Mohammad Yavari ”Desain CMOS LNA Peredam Bising untuk Pita Atas Sirkuit dan Sistem Penerima DS-CDMA UWB, 2009. ISCAS 2009. Simposium Internasional IEEE tentang
[20] S. Galal dan B. Razavi, "Penguat 40 Gb / s dan sirkuit perlindungan ESD dalam teknologi 0.18 _mCMOS," di IEEE ISSCC Dig. Tech. Papers, Februari 2004, hlm.480-481.