oleh Internet Archive Tempah Images
LNA Jalur Lebar untuk Penerima UWB Menggunakan Kaedah Superposisi Terbitan Terubah Suai
I. PENGENALAN
Pembangunan sistem komunikasi tanpa wayar berkelajuan tinggi memberikan permintaan yang semakin meningkat pada peranti RF kos rendah bersepadu dengan lebar jalur multi-GHz yang beroperasi pada penggunaan kuasa dan voltan bekalan terendah. Ultra-wideband (IEEE 802.15.3a) muncul sebagai teknologi baru yang mampu untuk kadar pemindahan data yang tinggi (hingga 1 Gb / s) dalam jarak pendek (10 m) pada kuasa rendah. Teknologi ini digunakan untuk beberapa aplikasi seperti rangkaian kawasan peribadi tanpa wayar (WPAN), menyediakan persekitaran untuk penghantaran audio, video, dan data lebar jalur tinggi yang lain. Salah satu pendekatan yang telah diusulkan untuk menggunakan spektrum 3.1-10.6-GHz yang diperuntukkan untuk sistem UWB, menggunakan modulasi Orthogonal Frequency Division Multiplexin OFDM dengan 14 sub-band yang mana yang menempati lebar jalur 528-MHz dan skema lompat frekuensi cepat [ 1]. Dalam OFDM, keperluan sub-pembawa tegak lurus antara satu sama lain. Kaedah ini menghilangkan perbincangan antara sub-saluran dan dengan itu tidak diperlukan pita pengawal antara pengangkut. Walaupun standard belum disempurnakan, LNA pita lebar depan sangat diperlukan tanpa mengira seni bina penerima. Penguat mesti memenuhi beberapa syarat, misalnya untuk berinteraksi dengan penapis pilihan dan antena, impedans input penguat harus mendekati 50 melebihi jalur UWB yang diinginkan. Walau bagaimanapun, keuntungan yang mencukupi dengan lebar jalur lebar untuk mengatasi kebisingan pengadun, angka kebisingan rendah untuk meningkatkan kepekaan penerima, penggunaan kuasa rendah untuk meningkatkan hayat bateri, kawasan mati kecil untuk mengurangkan kos, kestabilan tanpa syarat dan garis linier yang baik adalah parameter penting. Terdapat pertukaran antara mereka. Umumnya dengan memperbaiki salah satunya, yang lain hancur.
II. Peringkat input
Konfigurasi common-gate dan Cascode adalah dua jenis kaedah yang biasanya digunakan untuk merancang tahap input LNA dalam rangkaian CMOS, sementara struktur Common-Gate dan Cascode masing-masing memberikan padanan input jalur lebar dan jalur sempit. Namun tahap Common-gate mempunyai angka kebisingan yang tinggi secara intrinsik berbanding tahap Cascode dan teknik penghapusan bunyi mesti digunakan.
Walau bagaimanapun impedans input ditetapkan oleh nisbah bias & W / L. Sebenarnya struktur ini mempertimbangkan tahap kebebasan untuk melakukan transkonduktansi transistor dan juga dengan memilih beban yang sesuai (kombinasi induktor dan kapasitor yang baik sambil mempertimbangkan kesan kapasitansi parasit dan badan), memberikan padanan input jalur lebar yang tersedia. Beban ini mesti berkadaran dengan r_ds1. Oleh kerana gm berubah, impedans input dan lebar jalur yang hampir sama dengan f_T peranti.
Kapasitansi transistor parasit C_gs mula memainkan peranan apabila frekuensi operasi mula meningkat. Dalam aplikasi jalur sempit, induktor shunt ditambahkan pada tahap input untuk bergema dengan C_gsto untuk meningkatkan pencocokan impedans pada frekuensi yang diinginkan. Namun dalam kebanyakan aplikasi jalur sempit CMOS, LNA kaskod dengan degenerasi induktif lebih disukai tetapi untuk mengasingkan dari input ke output dan menghilangkan jalan C_gd, LNA Common-Gate melakukan pengasingan dan kestabilan terbalik yang lebih baik berbanding LNA Common-Source.
III. REKA BENTUK DAN ANALISIS LITAR
LNA jalur lebar yang dicadangkan ditunjukkan pada Gambar. 1. Ini terdiri dari tahap input dan tahap sumber bersama. Jadual 1 menunjukkan nilai reka bentuk CMOS LNA yang dicadangkan. Bi-off off-chip memberikan bias gerbang M_3 dan laluan arus DC M_1. Induktor siri L_4 lebih jauh bergema dengan kapasitansi sumber gerbang masukan M_3, menghasilkan lebar jalur yang lebih besar dan beberapa puncak memuncak pada tindak balas frekuensi [17]. Kapasiti parasit M_2
Rajah 1. LNA pembatalan bunyi jalur lebar yang dicadangkan
JADUAL I
NILAI REKA BENTUK LNA CMOS YANG DICADANGKAN
L_in 4nH (W / L) 3 135 / 0.18
L_0 0.5nH (W / L) 4 37.5 / 0.18
L_1 4.5nH (W / L) 5 45 / 0.18
L_2 2.5nH C_in, C_ (keluar,) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
dan M_3 membuat struktur tangga LC dengan induktor L_0. Perintang beban DC R_1 dan R_2 digabungkan dengan induktor puncak shunt L_1 dan L_2 masing-masing untuk memperluas lebar jalur litar dengan berkesan [10]. Siri puncak induktor L_2 juga bergema dengan total kapasitit parasit C_d2 dan C_d3 di saluran M_2 dan M_3. Oleh kerana perintang beban, R_3, ditambahkan untuk mengurangkan faktor Q L_3 untuk kenaikan rata. Panjang saluran minimum 0.18μm dipertimbangkan untuk semua transistor dalam litar yang dicadangkan untuk meminimumkan kapasitansi parasit dan meningkatkan prestasi frekuensi. Tahap sumber biasa memperluas lebar jalur, memberikan pengasingan yang lebih baik dan meningkatkan keuntungan frekuensi. Sebenarnya tahap input dan tahap sumber bersama masing-masing menyokong kenaikan kuasa frekuensi rendah dan keuntungan kuasa frekuensi tinggi. Gabungan kedua-dua tindak balas frekuensi membawa kepada peningkatan kuasa jalur lebar. Transistor M5 juga membantu tahap sumber biasa untuk meningkatkan dan melancarkan perolehan frekuensi. Rajah 2 menunjukkan kesan M5 pada parameter S21.
Rajah 2 Kesan M5 pada parameter S21
Dalam Rajah 3, kesan M1 sebagai tahap input disiasat. Parameter NF dan S11 yang disimulasikan dibandingkan dengan kes dengan M1 dimatikan. Terdapat pertukaran antara NF dan S11. Apabila M_1 dihidupkan, NF dinaikkan dan parameter S21 diturunkan dengan pelesapan daya yang sama dan lebar jalur yang serupa, tetapi sebaliknya padanan input yang dapat diterima akan dicapai. Kepekatan tambahan harus diberikan kepada ciri-ciri kebisingan struktur Common-Gate pada tahap input, walaupun transistor M_1 memberikan padanan jalur lebar, ia mempunyai angka kebisingan yang tinggi.
Rajah 3. Simulasi bunyi dan pengasingan input dengan M1 dihidupkan dan dimatikan.
Untuk menyiasat prestasi kebisingan, model kebisingan transistor MOS dengan bunyi termal saluran digunakan. Seperti yang ditunjukkan dalam Rajah 4, mengabaikan suara pintu dan kerlipan dan menganggap kesesuaian dalam analisis ini, JPA bunyi saluran termal (i_ (n, d) ^ 2) ̅ diberikan sebagai
(i_ (n, d) ^ 2) ̅ = 4KTγg_do Δf = 4KT γ / α g_m ∆f (1)
Di manakah pemalar Boltzmann, adalah suhu mutlak dalam Kelvin, γ adalah pekali transistor MOS dari kebisingan terma saluran, α ditakrifkan sebagai nisbah transkonduktansi g_ dan konduktor longkang sifar-bias g_ds dan lebar jalur di mana angka kebisingan diukur masing-masing.
Persamaan berikut menerangkan angka kebisingan oleh R_1, M_1, M_2 dan M_3 bahawa mereka menyumbang kepada angka kebisingan keseluruhan [1]
Rajah 4. Prinsip skema bunyi
Sekiranya keadaan (2) ditetapkan, bunyi M_1 dihilangkan [1].
g_m2 R_1 = g_m3 R_s (2)
Persamaan berikut menerangkan angka kebisingan oleh R_1, M_2 dan M_3 bahawa mereka menyumbang kepada angka kebisingan keseluruhan.
F_R1 = (4KT 〖R_1 g_m2〗 ^ 2) / (KTR_s (g_m3 + 〖g_m2 R〗 _1 / R_s) ^ 2) = R_s / R_1 (3)
F_M2 = (4KTγ / αg_m2) / (KTR_s 〖(g_m3 + g_1m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = γ / α 1 / (g_m2 R_1) F_R1 (4)
F_M3 = (4KTγ / α g_m3) / (KTR_s 〖(g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = (4γ / α) / (〖g_m3 R〗 _s 〖(1 + R_s g_m1) 〗 ^ 2) (5)
Oleh itu, jumlah bunyi boleh dihitung sebagai (6)
F_total = R_s / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (〖g_m3 R〗 _s 〖(1 + R_s g_m1)〗 ^ 2) (6)
KEPUTUSAN SIMULASI
Litar ini disimulasikan dengan perisian Hspice perpustakaan TSMC 0.18μm. Semua simulasi dilakukan dengan mempertimbangkan terminal input dan output 50Ω. Dalam Rajah 5 (a) memperoleh daya dan pengasingan terbalik LNA disimulasikan. Kuasa penambahan purata kira-kira 14.5 dB dengan riak 0.7 dB pada julat frekuensi. Pengasingan terbalik kurang daripada -35dB. Rajah 5 (b) menunjukkan angka kebisingan, pengasingan input dan output. NF kurang dari 2.9 dB, S11 kurang dari-14.8db dan S22 lebih kurang daripada -10dB.
(B)
Rajah 5. (a) Daya tambah simulasi dan pengasingan terbalik (b) Angka Kebisingan Simulasi, pengasingan input dan pengasingan output
"Gambar.6" menunjukkan IIP3 litar berbanding frekuensi.
Rajah 7. IIP3 yang diukur berbanding frekuensi
Hasil karya ini ditunjukkan dalam "JADUAL II" dan dibandingkan dengan CMNA LNA yang baru diterbitkan.
RINGKASAN PRESTASI JADUAL 2
VI. KESIMPULAN
Makalah ini memaparkan reka bentuk baru struktur LNA UWB berdasarkan teknologi RFCMOS standard. Pencocokan input yang memuaskan dan prestasi kebisingan diperoleh setelah mengenai pertukaran antara impedans input tahap common-gate dan itu. prestasi kebisingan. Angka bunyi yang diukur kurang dari 2.9 dB melebihi 3.1-10.6-GHz. Gain rata perlu disebutkan dalam semua reka bentuk LNA dan keuntungan daya simulasi adalah 14.5 ± 0.7 dB.
RUJUKAN
[1] Chih-Fan Liao, dan Shen-Iuan Liu, "LNA CMOS yang Membatalkan Kebisingan Jalur Lebar untuk Penerima UWB 3.1-10.6-GHz" Jurnal IEEE DARI PEKELILING NEGERI SOLID, VOL. 42, BIL. 2, FEBRUARI 2007
[2] Kuang-Chi He, Ming-Tsung Li, Chen-Ming Li, dan Jenn-Hwan Tarng, Amplifier Kebisingan Rendah Umpan Balik-RC Umpan Balik untuk Aplikasi UWB TRANSAKSI IEEE PADA LITAR DAN SISTEM – II: EKSPRESI SINGKAT, VOL. 57, TIADA. 8, OGOS 2010
[3] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung dan Chia-Min Chen ”Gandingan Induktor
Penguat Kebisingan Rendah CMOS untuk Sistem Ultra-Lebar Lebar 3.1-10.6GHz ”© 2009 IEEE
[4] Yang Lu, Kiat Seng Yeo, Alper Cabuk, Jianguo Ma, Manh Anh Do, dan Zhenghao Lu ”Reka Bentuk Penguat Kebisingan Rendah CMOS Novel untuk Penerima Tanpa Wayar Jalur Ultra-Lebar 3.1-hingga 10.6-GHz” TRANSAKSI IEEE ON LITAR DAN SISTEM – I: KERTAS REGULAR, VOL. 53, BIL. 8, OGOS 2006
[5] Ali Mirvakili, Mohammad Yavari, Farshid Raissi "LNA arus digunakan semula linier untuk penerima UWB 1-10.6 GHz" IEICE Electronics Express, Vol.5, No.21,908-914
[6] S. Stroh, "Jalur ultra lebar: multimedia tidak dicabut," IEEE Spectrum, vol. 40, tidak. 9, hlm 23-27, September 2003.
[7] Vladimir Aparin dan Lawrence E. Larson, Fellow, IEEE "Kaedah Derivatif Superposisi yang Diubahsuai untuk Melariskan Penguat Kebisingan Rendah FET" TRANSAKSI IEEE PADA TEORI MIKROWAVE DAN TEKNIK, VOL. 53, BIL. 2, FEBRUARI 2005
[8] A. Batra et al., "Proposal lapisan fizikal OFDM berbilang jalur," IEEE 802.15-03 / 267r5, Jul 2003.
[9] Shih-Chih Chen, Ruey-Lue Wang, Hslang-Chen Kuo dan Ming-Lung Kung Chang-Sing Gao "Reka Bentuk Penguat Suara Rendah (3.1-10.6GHZ) CMOS UWB Rendah dengan Prosiding Membatalkan Kebisingan Termal" Persidangan Gelombang Mikro Asia-Pasifik 2006.
[10] SS Mohan, MDM Hershenson, SP Boyd, dan TH Lee, "Penyambungan lebar jalur dalam CMOS dengan induktor on-chip yang dioptimumkan," IEEE J. Solid-State Circuits, vol. 35, tidak. 3, ms 346-355, Mac 2000.
[11] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung dan Chia-Min Chen "Penguat Kebisingan Rendah CMOS untuk Induktor-Gandingan untuk Sistem Lebar Lebar 3.1-10.6GHz"
[12] Chunyu Xin, Edgar S´anchez-Sinencio "TEKNIK LINEARIZASI UNTUK PENGAMBILAN LOWNOISE RF"
[13] Jianyun Hu, Yunliang Zhu, dan Hui Wu ”Penguat Suara Ringan-Umpan Balik Lebar Lebar Lebar dengan Pembatalan Bising
dalam 0.18μm Digital CMOS ”978-1-4244-1856-5 / 08 / $ 25.00 © 2008 IEEE
[14] J.-H. Lee, C.-C. Chen dan Y.-S. Lin ”0.18 lm 3.1-10.6 GHz CMOS UWB LNA dengan keuntungan 11.4_0.4 dB dan 100.7_17.4 ps groupdelay” SURAT ELEKTRONIK 22hb November 2007 Vol. 43 No. 24
[15] C.-P. Liang, C.-W. Huang, Y.-K. Lin dan S.-J. Chung ”3-10 GHz ultra-broadeband low-noise amplifier dengan teknik padanan baru” SURAT ELEKTRONIK 5 Ogos 2010 Vol. 46 No. 16
[16] Hongrui Wang, Li Zhang, dan Zhiping Yu, Fellow, "LNA Tanpa Lebar Lebar Lebar Dengan Maklum Balas Tempatan dan Pembatalan Kebisingan untuk Aplikasi Voltan Rendah Daya Rendah" TRANSAKSI IEEE PADA LITAR DAN SISTEM - I: KERTAS REGULAR, VOL. 57, TIADA. 8, OGOS 2010
[17] TH Lee, Reka Bentuk Litar Bersepadu Frekuensi Radio CMOS, edisi pertama. New York: Cambridge Univ. Akhbar, 1.
[18] Chunyu Xin, Edgar S´anchez-Sinencio "TEKNIK LINEARIZASI UNTUK PENGGUNA LOWNOISE RF" ISCAS 2004
[19] Ali Mirvakili, Mohammad Yavari "Reka Bentuk CMOS LNA yang Membatalkan Kebisingan untuk Litar Atas Penerima DS-CDMA UWB" Litar dan Sistem, 2009. ISCAS 2009. Simposium Antarabangsa IEEE pada
[20] S. Galal dan B. Razavi, "Penguat 40 Gb / s dan litar perlindungan ESD dalam teknologi 0.18 _mCMOS," dalam IEEE ISSCC Dig. Teknologi. Kertas kerja, Februari 2004, hlm. 480-481.