इन्टरनेट अभिलेख पुस्तक चित्रहरु द्वारा
UWB रिसीभर लागि एक ब्रडबैंड LNA संशोधित प्रयोग व्युत्पन्न Superposition विधि
परिचय
उच्च-स्पीड वायरलेस संचार प्रणालीको विकासले कम-लागत RF उपकरणहरूमा बहु-GHz ब्यान्डविथसँग कम बिजुली खपत र आपूर्ति भोल्टेजमा अपरेटिंग अनुरोध बढाउँदै जान्छ। अल्ट्रा-वाइडब्यान्ड (आईईईई एक्सएनयूएमएक्सए) एक नयाँ टेक्नोलोजीको रूपमा देखा पर्दछ कम डाटामा स्थानान्तरण दरहरू (802.15.3 Gb / s सम्म) कम पावरमा छोटो दूरी (1 मीटर) को लागि। यस टेक्नोलोजीले केही अनुप्रयोगको लागि प्रयोग गर्दछ जस्तै वायरलेस पर्सनल एरिया नेटवर्क (WPANs), अडियो, भिडियो, र अन्य उच्च ब्यान्डविथ डाटा प्रसारणको लागि वातावरण प्रदान गर्न। एक दृष्टिकोण जुन यूएनडब्ल्यूबी प्रणालीका लागि विनियोजित 10-3.1-GHz को स्पेक्ट्रम प्रयोग गर्न प्रस्ताव गरिएको छ, 10.6 सब-ब्यान्डको साथ ओर्थोगोनल फ्रिक्वेन्सी डिभिजन मल्टिप्लेक्सिन ओएफडीएम मोडुलन प्रयोग गर्दछ जुन 14-MHz ब्यान्ड चौड़ाई र छिटो फ्रिक्वेन्सी-हपिंग योजना [ 528]। OFDM मा, उप-वाहक एफ आवश्यकताहरू एक अर्कामा लंबवत छन्। यस विधिले उप-च्यानलहरू बीचको क्रस-वार्ता हटाउँदछ र तदनुसार अन्तर-वाहक गार्ड ब्यान्डहरू आवश्यक छैन। जे होस् मानक पूर्ण गरिएको छैन, एक फ्रन्ट-एन्ड वाइडब्यान्ड LNA बिलकुल आवश्यक छ रसिभर वास्तुकलाको परवाह नगरी। एम्प्लीफायरले धेरै आवश्यकताहरू पूरा गर्नै पर्दछ, उदाहरणका लागि प्रिसेलेक्ट फिल्टर र एन्टेनाको साथ इन्टरफेसको लागि, एम्पलीफायर इनपुट प्रतिबाधा चाहेको UWB ब्यान्डमा 1 नजिक हुनुपर्दछ। यद्यपि मिक्सरको शोरलाई ओभरट गर्न व्यापक ब्यान्ड चौडाईको साथ पर्याप्त लाभ, रिसीभरको संवेदनशीलता सुधार गर्न कम आवाज फिगर, ब्याट्री जीवन वृद्धि गर्न कम पावर उपभोग, लागत घटाउन साना डाई क्षेत्र, बिना शर्त स्थिरता र राम्रो रैखिकता महत्त्वपूर्ण मापदण्डहरू हुन्। त्यहाँ तिनीहरू बीच एक घनिष्ठ व्यापार अफ छ। सामान्यतया ती मध्ये एक सुधार गरेर, अरुहरु ध्वस्त हुन्छन्।
II। इनपुट चरण
साझा-गेट र क्यासकोड कन्फिगरेसन दुई प्रकारका विधिहरू हुन् जुन सामान्यतया CMOS सर्किटमा LNA को इनपुट चरण डिजाइन गर्न प्रयोग गर्दछन्, जबकि साझा-गेट र क्यासकोड संरचना क्रमशः एक विस्तृत ब्यान्ड र संकीर्ण-ब्यान्ड इनपुट मिलान प्रदान गर्दछ। जहाँसम्म साझा गेट चरणसँग क्यासकोड चरण र शोर-रद्द गर्ने टेकनीकको प्रयोग गर्नुपर्दछ।
जबकि इनपुट प्रतिबाधा पूर्वाग्रह र W / L अनुपात द्वारा निर्धारित छ। वास्तवमा यो संरचना ट्रान्झिस्टरको transconductance को लागी स्वतन्त्रताको एक डिग्री मान्दछ र एक उपयुक्त लोड छनौट गरेर (परजीवी capacitance र शरीर को प्रभाव विचार गर्दा ind indor र capacitors को एक राम्रो संयोजन), एक उपलब्ध ब्रॉडबैंड इनपुट मिलान प्रदान गर्दछ। यो लोड r_ds1 को समानुपातिक हुनुपर्दछ। Gm alters पछि, इनपुट प्रतिबाधा र मिल्दो ब्यान्डविथ लगभग उपकरणको f_T बराबर छ।
परजीवी ट्रान्जिस्टर capacitance C_gs जब अपरेटिंग आवृत्ति वृद्धि गर्न शुरू हुन्छ रोल खेल्न सुरु गर्दछ। साँघुरो ब्यान्ड अनुप्रयोगमा, शन्ट इन्डक्टर चाहिएको फ्रिक्वेन्सीमा प्रतिरोध मिलान C_gsto सँग प्रतिध्वनि गर्न इनपुट चरणमा थपियो। यद्यपि अधिकतर सीएमओएस संकीर्ण ब्यान्ड अनुप्रयोगहरूमा, प्रेरक डिजेनेसनको साथ क्यासकोड एलएनए श्रेयस्कर हुन्छ तर इनपुटबाट आउटपुटमा एक्लोटिंग गर्न र C_gd मार्ग छोड्ने कामका लागि सामान्य गेट LNA राम्रो रिभर्स अलगाव र स्थिरता बनाम आम स्रोतको LNA प्रदर्शन गर्दछ।
III सर्कीट डिजाईन र एनालिसिस
प्रस्तावित वाइड-ब्यान्ड LNA चित्रमा देखाईयो। 1। यो एक इनपुट चरण र एक सामान्य स्रोत चरणको हुन्छ। तालिका 1 ले प्रस्तावित CMOS LNA को डिजाइन मान देखाउँदछ। एक अफ-चिप पूर्वाग्रह- T M_3 को गेट पूर्वाग्रह र M_1 को DC पाथरी प्रदान गर्दछ। श्रृंखला इन्डक्टर L_4 अगाडि M_3 को इनपुट गेट-स्रोत समाईको साथ प्रतिध्वनित हुन्छ, परिणामस्वरूप ठूलो ब्यान्डविथ र फ्रिक्वेन्सी प्रतिक्रिया [17] मा केही अवशिष्ट पीक हुन्छ। M_2 को परजीवी capacitances
छवि। 1। प्रस्तावित ब्रॉडब्यान्ड ध्वनि-रद्द LNA
तालिका I
प्रस्तावित CMOS LNA को डिजाइन मूल्य
L_in 4nH (W / L) 3 135 / 0.18
L_0 0.5nH (W / L) 4 37.5 / 0.18
L_1 4.5nH (W / L) 5 45 / 0.18
L_2 2.5nH C_in, C_ (आउट,) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
र M_3 प्रेरक L_0 का साथ एक LC भर्याder संरचना बनाउनुहोस्। DC लोड प्रतिरोधकहरू R_1 र R_2 क्रमशः सर्किट ब्यान्डविथ [1] विस्तार गर्न क्रमशः चुचुरो उदासीन L LX2 र L_10 सँग मिल्दछ। श्रृंखला पीकिंग इन्डक्टर L_2 पनि M_2 र M_3 को नालामा कुल परजीवी capacitances C_d2 र C_d3 संग अनुनाद। लोड प्रतिरोधकको कारणले, R_3, फ्लैट लाभको लागि L_3 को Q कारक घटाउन जोडिएको छ। 0.18μm को न्यूनतम च्यानल लम्बाई परजीवी क्षमता कम गर्न र फ्रिक्वेन्सी प्रदर्शन सुधार गर्न प्रस्तावित सर्किटमा सबै ट्रान्जिस्टरहरूको लागि विचार गरिन्छ। सामान्य स्रोत चरणले ब्यान्डविथ विस्तार गर्दछ, राम्रो अलगाव प्रदान गर्दछ र फ्रिक्वेन्सी लाभ बढाउँदछ। वास्तवमा इनपुट चरण र सामान्य स्रोत चरण क्रमशः कम आवृत्ति पावर गेन र उच्च आवृत्ति शक्ति लाभ समर्थन गर्दछ। दुबै फ्रिक्वेन्सी प्रतिक्रियाहरूको संयोजनले ब्रॉडब्यान्ड पावर गेनलाई निम्त्याउँछ। ट्रान्जिस्टर M5 ले सामान्य स्रोत चरण बढाउन र चिकनी आवृत्ति लाभमा मद्दत गर्दछ। छवि 2 S5 प्यारामिटरमा M21 को प्रभाव देखाउँदछ।
छवि 2 S5 प्यारामिटरमा M21 को प्रभाव
छविमा। 3 इनपुट चरणको रूपमा M1 को प्रभावहरू अनुसन्धान गरिन्छ। नक्कल NF र S11 प्यारामिटर M1 बन्द छ संग केस संग तुलना गरिएको छ। NF र S11 को बीचमा एक करीबी ट्रेडअफग छ। जब M_1 चालु हुन्छ, NF बढाइन्छ र S21 प्यारामिटर एकै शक्ति अपव्ययता र यस्तै ब्यान्डविथको साथ घटाइएको छ, तर यसको विपरित एक स्वीकार्य इनपुट मिलान हासिल हुनेछ। अतिरिक्त एकाग्रता इनपुट चरणमा सामान्य गेट संरचनाको शोर सुविधाहरूमा दिइनु पर्दछ, यद्यपि ट्रान्जिस्टर M_1 एक विस्तृत ब्यान्ड मिलान प्रदान गर्दछ, यो एक आन्तरिक उच्च शोर फिगर छ।
छवि। 3। नक्कल शोर फिगर र इनपुट अलगाव M1 मा खोलियो र बन्द गरियो।
आवाज प्रदर्शन अनुसन्धान गर्न, MOS ट्रान्जिस्टर आवाज मोडेल च्यानल थर्मल आवाज संग प्रयोग गरीन्छ। छवि। 4 मा देखाइए जस्तै, गेट र फ्लिकर आवाजलाई बेवास्ता गर्दै र यो विश्लेषणमा एक उत्तम खेल मान्दै, च्यानल थर्मल आवाज (i_ (n, d) ^ 2) को PS को रूपमा दिइन्छ
(i_ (n, d) ^ 2) ̅ = 4KTγg_do ∆f = 4KT γ / α g_m ∆f (1)
जहाँ बोल्ट्ज्मान स्थिर छ, केल्भिनको निरपेक्ष तापमान हो, channel MOS ट्रान्झिस्टरको चैनल थर्मल शोरको गुणांक हो, α लाई ट्रान्सकन्डक्टन्स g_mand को अनुपातको रूपमा परिभाषित गरीन्छ शून्य-पूर्वाग्रह निकास g_d र ब्यान्डविथ हो जसमा आवाज क्रमशः मापन गरिएको छ।
निम्न समीकरणहरूले R_1, M_1, M_2 र M_3 द्वारा शोर फिगर वर्णन गर्दछ कि उनीहरू समग्र शोर फिगर [1] मा योगदान गर्छन्
छवि। 4। शोर योजनाबद्ध को सिद्धान्त
यदि सर्त (2) स्थापित भयो भने M_1 को आवाज हटाइन्छ [1]।
g_m2 R_1 = g_m3 R_s (2)
निम्न समीकरणहरूले R_1, M_2 र M_3 द्वारा शोर फिगर वर्णन गर्दछ जुन उनीहरू समग्र शोर फिगरमा योगदान गर्छन्।
F_R1 = (4KT 〖R_1 g_m2 ^ ^ 2) / (KTR_s (g_m3 + 〖g_m2 R〗 _1 / R_s) ^ 2) = R_s / R_XNXX)
F_M2 = (4KTγ / αg_m2) / (KTR_s 〖(g_m3 + g_1m1 (Z_ (L_R1) _r_o1) g_m2) γ XNXXX_NXX_XX_NXX_XX_XX_XX_XX_XXX_XX_XXXXXX
F_M3 = (4KTγ / α g_m3) / (KTR_s 〖(g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2) (N 2) ((XNXX) / (XNXX) ^ N 4) (3)
यसैले, कुल आवाज को आंकडा (6) को रूप मा अनुमान गर्न सकिन्छ
F_total = R_s / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (〖g_m3 R〗 _s 〖(1 + R_s X_XXNXX))
IV.SIMULATION परिणाम
सर्किट 0.18μm TSMC लाइब्रेरी Hspice सफ्टवेयरको साथ नक्कल गरिएको थियो। सबै सिमुलेशनहरू 50Ω इनपुट र आउटपुट टर्मिनलहरूलाई विचार गर्दै गरिन्छ। अंजीर। एक्सएनयूएमएक्समा (क) शक्ति प्राप्त गर्नुहोस् र एलएनए को रिभर्स अलगाव सिमुलेट गरिएको छ। औसत लाभ शक्ति लगभग 5 dB सँग 14.5 dB फ्रिक्वेन्सी दायरा माथि लहरको साथ छ। रिभर्स अलगाव -0.7dB भन्दा कम छ। छवि। एक्सएनयूएमएक्स (बी) ले ध्वनि फिगर, इनपुट र आउटपुट अलगाव देखाउँदछ। NF 35 dB भन्दा कम छ, S5 2.9db भन्दा कम छ र S11 लगभग -14.8dB भन्दा कम छ।
(ख)
छवि। 5 (a) नक्कल प्राप्त शक्ति र रिभर्स अलगाव (b) नक्कल शोर फिगर, इनपुट पृथक र आउटपुट अलगाव
"चित्र" ले सर्किट विरूद्ध फ्रिक्वेन्सीको IIP6 देखाउँदछ।
छवि। 7। मापन IIP3 आवृत्ति बनाम
यस कार्यको नतीजा "टेबल २" मा देखाइन्छ र हालसालै प्रकाशित CMOS LNAs सँग तुलना गरिन्छ।
तालिका 2 प्रदर्शन सारांश
VI निष्कर्ष
यो कागजले मानक RFCMOS टेक्नोलोजीमा आधारित UWB LNA संरचनाको नयाँ डिजाइन प्रस्तुत गर्दछ। सन्तोषजनक इनपुट मिलान र शोर प्रदर्शन प्रदर्शन सामान्य गेट चरणको इनपुट प्रतिबाधा र यसको बीच ट्रेडअफ्सको सम्बन्धमा प्राप्त गरिन्छ। आवाज प्रदर्शन। मापन गरिएको आवाज फिगर 2.9-DB 3.1-10.6-GHz भन्दा कम छ। एक फ्लैट लाभ सबै LNA डिजाइन मा उल्लेखनीय छ र सिमुलेटेड पावर गेन 14.5 ± 0.7 dB हो।
संदर्भ
[१] चिह-फ्यान लियाओ र शेन-इआन लियू, "Broad.१-१०. G GHz UWB प्राप्तकर्ताहरूको लागि एक ब्रॉडबैंड शोर-रद्द CMLOS LNA" सोलिड-स्टेट सर्कीट्स, भोएलको आईईईई जर्नल। ,२, NO। २, फेब्रुअरी २००
[२] कुआ--ची हे, मिing-सुung्ग ली, चेन-मि Li ली, र जेन-ह्वान टार्ंग, समानान्तर-आरसी फीडबैक कम शोर एम्प्लीफायर UWB अनुप्रयोगहरूको लागि आईईई ट्रान्सेक्शन सर्कस र प्रणाली – II: एक्सप्रेस एक्सट्राइभ, VOL। 2, होईन। ,, अगस्त २०१०
[]] Zhe-Yang Huang, चे-चेng Huang, Chun-Chieh चेन, Chung-Chih हंग र Chia-Min चेन "एक इन्डेक्टर-युग्मन
3.1.१-१०.G GHz अल्ट्रा-वाइडब्यान्ड प्रणालीको लागि सीएमओएस कम शोर एम्पलीफायर रेन्सेट गरिएको "© २०० IE आईईईई
[]] याang लू, किट सेन्ग येओ, अल्पर काबुक, Jianguo मा, Manh अन डो, र Zhenghao लू "एक उपन्यास CMOS लो-शोर एम्पलीफायर डिजाइन 4.१- to १०..3.1 GHz अल्ट्रा वाइड-बैंड वायरलेस प्राप्तकर्ता" IEEE Transferences सर्कीट र प्रणालीहरू – म: नियमित कागजातहरू, भोल। , 10.6, NO। 53, अगस्त 8
[]] अली मीरवाकिली, मोहम्मद यावरी, फार्शिद रायसी "१-१०. G GHz UWB रिसीभर्सको लागि एक रेखीय वर्तमान-पुन: उपयोग LNA
[]] एस स्ट्रोह, "अल्ट्रा-वाइडब्यान्ड: मल्टिमेडिया अनप्लग," आईईईई स्पेक्ट्रम, भोल्यूम। ,०, होईन। ,, पृ। २-6-२40, सेप्टेम्बर २०० 9।
[]] भ्लादिमिर अपरीन र लरेन्स ई। लार्सन, फेलो, आईईईई "FET लो-शोर एम्पलीफायर लाईनराइजिंगको लागि संशोधित व्युत्पन्न विधि" आईईईई ट्रान्सेक्शन्स माइक्रोवेभ थियरी एण्ड टेक्नीक, VOL। , 7, NO। २, फेब्रुअरी २०० 53
[]] ए बत्रा एट अल। "मल्टि-ब्यान्ड अफडीएम भौतिक तह प्रस्ताव," आईईईई 8०२.१802.15-०03 / २267r5, जुलाई २०० 2003।
[]] शिह-चिह चेन, रुए-लु लुंग, ह्लांग-चेन कुओ र मिing-लुung कुung चांग-सिंग गाओ "पूर्ण-ब्यान्डको डिजाइन (9.१-१०..3.1 जीएचजेड) सीएमओएस यूडब्ल्यूबी लो शोर एम्पलीफायर थर्मल शोर रद्द गर्दैछ" प्रक्रिया एशिया प्रशान्त माइक्रोवेभ सम्मेलन २०० of।
[१०] एसएस मोहन, एमडीएम हर्सेन्सन, एसपी बायड, र टीएच ली, "सीएमओएसमा ब्यान्डविथ विस्तार विस्तारित अनुकूलित अन-चिप इन्डक्टर्सको साथ," आईईईई जे सॉलिड-राज्य सर्किट, खण्ड। , 10, होईन। ,, पृ। 35 3-346,, मार्च २०००।
[११] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh चेन, Chung-Chih हंग र Chia-Min चेन "एक प्रेरक दम्पती 11..१-१०..3.1 GHz अल्ट्रा-वाइडब्यान्ड प्रणाली को लागी CMOS कम शोर एम्प्लीफायर"
[१२] चुन्यु जिन, एडगर सान्चेज-सिन्नेसियो "आरएफ कम्युनिष्ट एम्प्लीफायरको लागि एक लाइनरिनेस टेक्निक"
[१]] जियान्यु हू, युनलिg्ग झू, र हुई वू "एक अल्ट्रा-वाइडब्यान्ड प्रतिरोधक-प्रतिक्रिया कम शोर एम्प्लीफायर शोर रद्द
०.μμμ डिजिटल डिजिटल सीएमओएसमा "0.18-978-१-1२4244-१1856 / ० / / $ २.5.०० २००© आईईईई
[१]] J.-H. ली, सी- सी। चेन र Y.-S. लिन "०.०14 lm 0.18.१-१०. G GHz CMOS UWB LNA ११..3.1.०. d dB लाभ र १००..10.6._11.4. ps PS ग्रुपदेले" इलेक्ट्रोनिक्स पत्रहरू २२ नोभेम्बर २०० Vol भोल्युम। No. 0.4 नम्बर २ 100.7
[१]] सी- पी लिiang्ग, सी- डब्ल्यू। हुआang, वाई- K. लिन र S.-J. चुंग "-15-१० गीगा हर्ट्ज अल्ट्रा-वाइडब्यान्ड कम शोर एम्पलीफायर नयाँ मिलान प्रविधिको साथ" इलेक्ट्रोनिक्स पत्रहरू August अगस्ट २०१० भोल्युम। No. 3 नम्बर १
[१ 16] होंग्रुई वाang, ली झाhang, र जिपिing यू, फेलो, "स्थानीय प्रतिक्रिया र कम शक्तिको कम भोल्टेज अनुप्रयोगहरूको लागि शोर रद्द एक वाइडब्यान्ड इन्डक्टोरलेस एलएनए" सर्कीट र प्रणालीमा आईईईई ट्रान्सेक्शन – I: नियमित पेपरहरू, VOL। 57, होईन। ,, अगस्त २०१०
[17] TH ली, CMOS रेडियो - फ्रीक्वेंसी एकीकृत सर्किट को डिजाइन, 1st एड। न्यू योर्क: क्याम्ब्रिज यूनिभ। 1998 थिच्नुहोस्।
[१]] चुन्यू जिन, एडगर सान्चेज-सिन्सेयो "आरएफ कम एम्प्लीफायरको लागि एक लाइनरियसन टेक्निक" इस्कस २०० 18
[१]] अली मीरवाकिली, मोहम्मद यावरी "UWB DS-CDMA प्राप्तकर्ताहरूको माथिल्लो ब्यान्डको लागि एक आवाज-रद्द गर्दै CMOS LNA डिजाइन" सर्किट र प्रणाली, २००।। ISCAS २००।। आईईईई अन्तर्राष्ट्रिय संगोष्ठी
[२०] एस गलाल र बी। रजावी, "०० जीबी / एस एम्पलीफायर र ईएसडी सुरक्षा सर्किट ०.०20 _ एमसीएमओएस टेक्नोलोजीमा," आईईईई आईएसएससीसी डिगमा। टेक। कागजात, फेब्रुअरी २०० 40, pp। 0.18०-2004१।