İnternet Arşivinden Kitap Görüntüleri
Modifiye Türev Süperpozisyon Metodu Kullanılarak UWB Alıcıları İçin Bir Geniş Bant LNA
I.GİRİŞ
Yüksek hızlı kablosuz iletişim sistemlerinin geliştirilmesi, en düşük güç tüketimi ve besleme voltajında çalışan çoklu GHz bant genişliğine sahip entegre düşük maliyetli RF cihazlarına artan talep getirir. Ultra geniş bant (IEEE 802.15.3a), düşük güçte kısa mesafelerde (1 m) yüksek veri aktarım hızları (10 Gb / s'ye kadar) yapabilen yeni bir teknoloji olarak görünmektedir. Bu teknoloji, kablosuz kişisel alan ağları (WPAN'lar) gibi bazı uygulamalar için kullanılır ve ses, video ve diğer yüksek bant genişliğine sahip verilerin iletimi için bir ortam sağlar. UWB sistemleri için ayrılan 3.1-10.6 GHz spektrumunu kullanmak için önerilen yaklaşımlardan biri, 14 MHz bant genişliğini ve hızlı bir frekans atlama şemasını işgal eden 528 alt bantla Ortogonal Frekans Bölmeli Çoklayıcı OFDM modülasyonunu kullanır [ 1]. OFDM'de, alt taşıyıcı gereksinimleri birbirine diktir. Bu yöntem, alt kanallar arasındaki çapraz konuşmayı ortadan kaldırır ve buna göre taşıyıcılar arası koruma bantları gerekli değildir. Standart mükemmelleştirilmemiş olsa da, alıcı mimarisinden bağımsız olarak bir ön uç geniş bant LNA kesinlikle gereklidir. Amplifikatör, örneğin ön seçim filtresi ve anten ile arayüz oluşturmak için çeşitli gereksinimleri karşılamalıdır; amplifikatör giriş empedansı, istenen UWB bandı üzerinde 50'ye yakın olmalıdır. Bununla birlikte, bir mikserin gürültüsünü aşmak için geniş bant genişliği ile yeterli kazanç, alıcı hassasiyetini artırmak için düşük gürültü rakamı, pil ömrünü artırmak için düşük güç tüketimi, maliyeti düşürmek için küçük kalıp alanı, koşulsuz kararlılık ve iyi doğrusallık önemli parametrelerdir. Aralarında yakın bir değiş tokuş var. Genellikle birini geliştirerek diğerleri mahvolur.
II. Giriş aşaması
Ortak geçit ve Kaskod konfigürasyonları, genellikle CMOS devrelerinde LNA'nın giriş aşamasını tasarlamak için kullanılan iki tür yöntemdir; Common-Gate ve Cascode yapısı ise sırasıyla geniş bant ve dar bant giriş eşleşmesi sağlar. Bununla birlikte, Ortak-geçit aşaması, Kaskod aşamasına karşı özünde yüksek bir gürültü rakamına sahiptir ve gürültü engelleme teknikleri kullanılmalıdır.
Bununla birlikte, giriş empedansı önyargı ve W / L oranıyla ayarlanır. Aslında bu yapı, transistörün geçiş iletkenliği için bir serbestlik derecesini göz önünde bulundurur ve ayrıca uygun bir yük seçerek (parazitik kapasitans ve gövdenin etkisini göz önünde bulundurarak iyi bir indüktör ve kapasitör kombinasyonu), mevcut bir geniş bant giriş eşleşmesi sağlar. Bu yük r_ds1 ile orantılı olmalıdır. Gm değiştiğinden, giriş empedansı ve eşleşen bant genişliği yaklaşık olarak cihazın f_T'sine eşittir.
Parazitik transistör kapasitansı C_gs, çalışma frekansı yükselmeye başladığında rol oynamaya başlar. Dar bant uygulamasında, istenen frekansta empedans eşleşmesini güçlendirmek için C_gs ile rezonansa girmesi için giriş aşamasında bir şönt indüktör eklenir. Bununla birlikte, çoğu CMOS dar bant uygulamasında, endüktif dejenerasyona sahip kas kodlu LNA tercih edilir, ancak girdiden çıkışa izole etmek ve C_gd yolunun atlanması için, Common-Gate LNA, Ortak Kaynak LNA'ya kıyasla daha iyi ters izolasyon ve kararlılık gerçekleştirir.
III. DEVRE TASARIMI VE ANALİZİ
Önerilen geniş bant LNA, Şekil 1'de gösterilmiştir. Bir giriş aşaması ve ortak bir kaynak aşamasından oluşur. Tablo 1, önerilen CMOS LNA'nın tasarım değerlerini göstermektedir. Çip dışı bir önyargı-T, M_3'ın geçit önyargısını ve M_1'in DC akım yolunu sağlar. Seri indüktör L_4 ayrıca M_3 giriş kapısı kaynak kapasitansı ile rezonansa girerek daha büyük bir bant genişliğine ve frekans yanıtında bir miktar artık zirveye neden olur [17]. M_2'nin parazitik kapasitansları
Şekil 1. Önerilen geniş bant gürültü önleyici LNA
TABLO I
ÖNERİLEN CMOS LNA'NIN TASARIM DEĞERLERİ
L_in 4nH (W / L) 3 / 135
L_0 0.5 nH (W / L) 4 37.5 / 0.18
L_1 4.5 nH (W / L) 5 45 / 0.18
L_2 2.5nH C_in, C_ (çıkış,) C_3 2PF
L_3 0.9nH C_1, C_2 1PF
L_4 2.2nH R_1 290Ω
L_5 0.8nH R_2 135Ω
(W / L) 1 18 / 0.18 R_3 40Ω
(W / L) 2 30 / 0.18
ve M_3, L_0 indüktörlü bir LC merdiven yapısı oluşturur. DC yük dirençleri R_1 ve R_2, devre bant genişliğini etkili bir şekilde genişletmek için sırasıyla L_1 ve L_2 şönt tepe indüktörleri ile birleştirilir [10]. Seri tepe indüktörü L_2 ayrıca M_2 ve M_3 drenajında toplam parazitik kapasitans C_d2 ve C_d3 ile rezonansa girer. Yük direnci R_3, düz kazanç için L_3 Q faktörünü azaltmak için eklendiğinden. Parazitik kapasitansları en aza indirmek ve frekans performansını iyileştirmek için önerilen devredeki tüm transistörler için minimum kanal uzunluğu 0.18 μm olarak kabul edilir. Ortak kaynak aşaması bant genişliğini genişletir, daha iyi izolasyon sağlar ve frekans kazancını artırır. Aslında giriş aşaması ve ortak kaynak aşaması, sırasıyla düşük frekanslı güç kazanımını ve yüksek frekanslı güç kazanımını destekler. Her iki frekans tepkisinin kombinasyonu, geniş bantlı bir güç kazanımına yol açar. Transistör M5 ayrıca ortak kaynak aşamasının frekans kazanımını artırmasına ve düzleştirmesine yardımcı olur. Şekil 2, M5'in S21 parametresi üzerindeki etkisini göstermektedir.
Şekil 2 M5'in S21 parametresi üzerindeki etkisi
Şekil 3'te M1'in giriş aşaması olarak etkileri incelenmiştir. Simüle edilmiş NF ve S11 parametresi, M1'in KAPALI olduğu durumla karşılaştırılır. NF ve S11 arasında yakın bir değiş tokuş var. M_1 açıldığında, NF artırılır ve S21 parametresi aynı güç kaybı ve benzer bir bant genişliği ile azaltılır, ancak tam tersine kabul edilebilir bir giriş eşleşmesi elde edilir. Giriş aşamasında Common-Gate yapısının gürültü özelliklerine ekstra konsantrasyon verilmelidir, ancak transistör M_1 geniş bant eşleşmesi sağlasa da, özünde yüksek bir gürültü rakamına sahiptir.
Şekil 3. Simüle edilmiş gürültü şekli ve M1 AÇIK ve KAPALI iken giriş izolasyonu.
Gürültü performansını incelemek için kanal termal gürültüsü ile MOS transistör gürültü modeli kullanılmıştır. Şekil 4'te gösterildiği gibi, kapı ve titreşim sesleri ihmal edilerek ve bu analizde mükemmel bir eşleşme varsayılarak, kanal termal gürültüsünün (i_ (n, d) ^ 2) ̅ PSD'si şu şekilde verilmiştir:
(i_ (n, d) ^ 2) ̅ = 4KTγg_do ∆f = 4KT γ / α g_m ∆f (1)
Boltzmann sabiti nerede, Kelvin cinsinden mutlak sıcaklıktır, γ MOS transistörün kanal termal gürültü katsayısıdır, α, geçiş iletkenliği g_m ve sıfır yanlılık drenaj iletkenliği g_ds oranı olarak tanımlanır ve gürültü rakamının üzerinde olduğu bant genişliğidir. sırasıyla ölçülür.
Aşağıdaki denklemler, genel gürültü rakamına [1] katkıda bulundukları R_1, M_2, M_3 ve M_1 ile gürültü rakamlarını açıklamaktadır.
Şekil 4. Gürültü şematiğinin prensibi
Koşul (2) oluşturulursa, M_1 gürültüsü çıkarılır [1].
g_m2 R_1 = g_m3 R_s (2)
Aşağıdaki denklemler, genel gürültü rakamına katkıda bulundukları R_1, M_2 ve M_3 ile gürültü rakamını açıklamaktadır.
F_R1 = (4KT 〖R_1 g_m2〗 ^ 2) / (KTR_s (g_m3 + 〖g_m2 R〗 _1 / R_s) ^ 2) = R_s / R_1 (3)
F_M2 = (4KTγ / αg_m2) / (KTR_s 〖(g_m3 + g_1m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = γ / α 1 / (g_m2 R_1) F_R1 (4)
F_M3 = (4KTγ / α g_m3) / (KTR_s 〖(g_m3 + g_m1 (Z_ (L_R1) ‖r_o1) g_m2)〗 ^ 2) = (4γ / α) / (〖g_m3 R〗 _s 〖(1 + R_s g_m1) 〗 ^ 2) (5)
Böylece toplam gürültü rakamı (6) olarak tahmin edilebilir.
F_total = R_s / R_1 (1 + γ / α 1 / (g_m2 R_1)) + (4 γ / α) / (〖g_m3 R〗 _s 〖(1 + R_s g_m1)〗 ^ 2) (6)
IV.SİMÜLASYON SONUCU
Devre, 0.18μm TSMC kütüphanesi Hspice yazılımı ile simüle edilmiştir. Tüm simülasyonlar 50Ω giriş ve çıkış terminalleri dikkate alınarak yapılmıştır. Şekil 5 (a) 'da kazanç gücü ve LNA'nın ters izolasyonu simüle edilmiştir. Ortalama kazanç gücü, frekans aralığı üzerinde 14.5 dB dalgalanma ile yaklaşık 0.7 dB'dir. Ters izolasyon -35dB'den azdır. Şekil 5 (b) gürültü şeklini, giriş ve çıkış izolasyonunu gösterir. NF 2.9 dB'den az, S11 -14.8 dB'den ve S22 yaklaşık -10 dB'den az.
(B)
Şekil 5. (a) Simüle edilmiş kazanç gücü ve ters izolasyon (b) Simüle edilmiş Gürültü şekli, giriş izolasyonu ve çıkış izolasyonu
"Şekil 6", frekansa karşı devrenin IIP3'ünü gösterir.
Şekil 7. Ölçülen IIP3 frekansa karşı
Bu çalışmanın sonuçları "TABLO II" de gösterilmiş ve yakın zamanda yayınlanan CMOS LNA'lar ile karşılaştırılmıştır.
TABLO 2 PERFORMANS ÖZETİ
VI. SONUÇ
Bu makale, standart bir RFCMOS teknolojisine dayalı bir UWB LNA yapısının yeni bir tasarımını sunar. Tatminkar giriş eşleştirme ve gürültü performansı, ortak-kapı aşamasının giriş empedansı ile onun giriş empedansı arasındaki ödünleşimlerle ilgili olarak elde edilir. gürültü performansı. Ölçülen gürültü rakamı 2.9-3.1 GHz üzerinden 10.6 dB'den azdır. Tüm LNA tasarımlarında düz bir kazançtan bahsetmeye değer ve simüle edilmiş güç kazancı 14.5 ± 0.7 dB'dir.
REFERANSLAR
[1] Chih-Fan Liao ve Shen-Iuan Liu, ”3.1-10.6-GHz UWB Alıcılar için Geniş Bant Gürültü Engelleyen CMOS LNA” IEEE JOURNAL OF SOLID-STATE CIRCUITS, Cilt. 42, HAYIR. 2 ŞUBAT 2007
[2] Kuang-Chi He, Ming-Tsung Li, Chen-Ming Li ve Jenn-Hwan Tarng, UWB Uygulamaları için Paralel-RC Geri Beslemeli Düşük Gürültülü Amplifikatör DEVRELER VE SİSTEMLER ÜZERİNDEKİ IEEE İŞLEMLERİ – II: EKSPRES ÖZETLERİ, CİLT. 57, HAYIR. 8, AĞUSTOS 2010
[3] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung ve Chia-Min Chen ”Bir İndüktör-Bağlantısı
3.1-10.6GHz Ultra Geniş Bant Sistemi için Rezonanslı CMOS Düşük Gürültülü Amplifikatör ”© 2009 IEEE
[4] Yang Lu, Kiat Seng Yeo, Alper Cabuk, Jianguo Ma, Manh Anh Do ve Zhenghao Lu ”3.1 - 10.6 GHz Ultra Geniş Bant Kablosuz Alıcılar için Yeni Bir CMOS Düşük Gürültülü Amplifikatör Tasarımı” IEEE TRANSACTIONS ON DEVRELER VE SİSTEMLER – I: DÜZENLİ KAĞITLAR, Cilt. 53, HAYIR. 8 AĞUSTOS 2006
[5] Ali Mirvakili, Mohammad Yavari, Farshid Raissi ”1-10.6 GHz UWB alıcıları için doğrusal akım yeniden kullanılan bir LNA” IEICE Electronics Express, Cilt 5, No. 21,908-914
[6] S. Stroh, "Ultra geniş bant: multimedya bağlantısız" IEEE Spectrum, cilt. 40, hayır. 9, sayfa 23-27, Eylül 2003.
[7] Vladimir Aparin ve Lawrence E. Larson, Fellow, IEEE ”FET Düşük Gürültülü Amplifikatörleri Doğrusallaştırmak için Modifiye Türev Süperpozisyon Yöntemi” MİKRODALGA TEORİSİ VE TEKNİKLERİ ÜZERİNE IEEE İŞLEMLERİ, Cilt. 53, HAYIR. 2 ŞUBAT 2005
[8] A. Batra ve diğerleri, "Çok bantlı OFDM fiziksel katman önerisi", IEEE 802.15-03 / 267r5, Temmuz 2003.
[9] Shih-Chih Chen, Ruey-Lue Wang, Hslang-Chen Kuo ve Ming-Lung Kung Chang-Sing Gao "Tam Bant Tasarımı (3.1-10.6GHZ) CMOS UWB Termal Gürültü Engelleme Özellikli Düşük Gürültülü Amplifikatör" İşlemleri Asya-Pasifik Mikrodalga Konferansı 2006.
[10] SS Mohan, MDM Hershenson, SP Boyd ve TH Lee, "Optimize edilmiş çip üstü indüktörler ile CMOS'ta bant genişliği uzantısı" IEEE J. Solid-State Circuits, cilt. 35, hayır. 3, s. 346-355, Mart 2000.
[11] Zhe-Yang Huang, Che-Cheng Huang, Chun-Chieh Chen, Chung-Chih Hung ve Chia-Min Chen "3.1-10.6GHz Ultra Geniş Bant Sistemi için İndüktör-Kuplaj Rezonanslı CMOS Düşük Gürültülü Amplifikatör"
[12] Chunyu Xin, Edgar S´anchez-Sinencio "RF LOWNOISE AMPLİFİKATÖR İÇİN DOĞRUSALLEŞTİRME TEKNİĞİ"
[13] Jianyun Hu, Yunliang Zhu ve Hui Wu ”Gürültü Engelleme Özellikli Ultra Geniş Bant Dirençli Geri Beslemeli Düşük Gürültülü Amplifikatör
0.18 μm Dijital CMOS ”978-1-4244-1856-5 / 08 / $ 25.00 © 2008 IEEE
[14] J.-H. Lee, C.-C. Chen ve Y.-S. Lin ”0.18 lm 3.1-10.6 GHz CMOS UWB LNA, 11.4_0.4 dB kazanç ve 100.7_17.4 ps grup gecikmeli” ELEKTRONİK MEKTUPLAR 22 Kasım 2007 Cilt. 43 No. 24
[15] C.-P. Liang, C.-W. Huang, Y.-K. Lin ve S.-J. Chung “Yeni eşleştirme tekniği ile 3-10 GHz ultra geniş bant düşük gürültülü amplifikatör” ELEKTRONİK MEKTUPLAR 5 Ağustos 2010 Cilt. 46 No. 16
[16] Hongrui Wang, Li Zhang ve Zhiping Yu, Fellow, "Düşük Güçlü Düşük Voltajlı Uygulamalar için Yerel Geri Beslemeli ve Gürültü Engellemeli Geniş Bant Endüktörsüz LNA" DEVRELER VE SİSTEMLER ÜZERİNDEKİ IEEE İŞLEMLERİ – I: DÜZENLİ KAĞITLAR, CİLT. 57, HAYIR. 8, AĞUSTOS 2010
[17] TH Lee, CMOS Radyo Frekansı Tümleşik Devrelerin Tasarımı, 1. baskı. New York: Cambridge Üniv. Basın, 1998.
[18] Chunyu Xin, Edgar S´anchez-Sinencio "RF LOWNOISE AMPLİFİKATÖR İÇİN DOĞRUSALLEŞTİRME TEKNİĞİ" ISCAS 2004
[19] Ali Mirvakili, Mohammad Yavari ”UWB DS-CDMA Alıcılarının Üst Bandı için Gürültü Önleyici CMOS LNA Tasarımı” Devreler ve Sistemleri, 2009. ISCAS 2009. IEEE International Symposium on
[20] S. Galal ve B. Razavi, IEEE ISSCC Dig. "40 _mCMOS teknolojisinde 0.18 Gb / s amplifikatör ve ESD koruma devresi". Tech. Kağıtlar, Şubat 2004, s. 480-481.